1942|1

58

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

FIR滤波器的问题 [复制链接]

quartus ii中生成的FIR核的运算时延为多少
此帖出自FPGA/CPLD论坛

最新回复

这个要看你所生成的是全并行的、全串行的或者分布式等等结构的。全并行当然最快了!全并行的话,每个时钟周期会出一个数据,当然开始的时候会有延时(由阶数而定)。其他的时延因素主要是乘法器的延时,你时序仿真一下,不就什么答案都有了嘛!  详情 回复 发表于 2015-5-27 22:52
点赞 关注
 

回复
举报

6

帖子

0

TA的资源

一粒金砂(中级)

沙发
 
这个要看你所生成的是全并行的、全串行的或者分布式等等结构的。全并行当然最快了!全并行的话,每个时钟周期会出一个数据,当然开始的时候会有延时(由阶数而定)。其他的时延因素主要是乘法器的延时,你时序仿真一下,不就什么答案都有了嘛!
此帖出自FPGA/CPLD论坛
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表