6097|6

100

帖子

0

TA的资源

一粒金砂(高级)

楼主
 

soc_system_board_info.xml hps_clock_info.xml 如何反应Qsys的硬件定制? [复制链接]

soc_system_board_info.xml  hps_clock_info.xml  这2个文件好像是开发板的厂家提供的。
现在遇到的问题:
DE1-SOC的train里面的例子都是v13.1的。我用v14.1的版本重新编译了,GHRD的硬件系统后,生成的.sopcinfo和v13.1的有很多不同,用文件比较工具看的。
所以: sopc2dts 生成设备树的时候出现错误。 而用v13.1的就什么问题也没有
用excel打开soc_system_board_info.xml    hps_clock_info.xml   有个是类似设备树的xml文件。看的出来。
那么如果我用Qsys定制了硬件,soc_system_board_info.xml  hps_clock_info.xml  是固定的,不需要修改吗?
此帖出自FPGA/CPLD论坛

最新回复

如何做了新的项目,也可以复制这两个XML文件吗,自己如何产生这些文件呢?  详情 回复 发表于 2016-5-18 18:29
点赞 关注(1)
 

回复
举报

1891

帖子

2

TA的资源

纯净的硅(中级)

沙发
 
学例程先按照教程一步步走,可能会出错,不按照教程走必然会出错,一步一个脚印,慢慢走。
此帖出自FPGA/CPLD论坛
 
 

回复

22

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
14.1里所需要的文件不是hps_clock_info.xml,你在14.1安装目录下去搜example,将里面的makefile和两个xml文件复制过去
此帖出自FPGA/CPLD论坛
 
 
 

回复

105

帖子

0

TA的资源

一粒金砂(中级)

4
 
这个问题,问的多,几乎没人说的清楚。?????
此帖出自FPGA/CPLD论坛
 
 
 

回复

8

帖子

1

TA的资源

一粒金砂(中级)

5
 
开来没有人正面回答你的问题:
1,14版本以后,不在用clock的xml文件了,用了soc_system_board_info.xml,所以,你用原来的肯定出错。
2, 到EDS里面,smaple下,复制新的makefile和soc_system_board_info.xml and hps_common_board_info.xml, 然后你的再编译,就能过了。
3,注意时钟,14以后的hps默认时钟是925M不是800M了。这样会出问题的。
此帖出自FPGA/CPLD论坛
 
 
 

回复

3

帖子

0

TA的资源

一粒金砂(初级)

6
 
大家试过de1-soc-linux-fb的硬件项目没有?好像用上述方法仍然不能生成dts. sopc2dts对itc和pll报class unknown?有何见解?
此帖出自FPGA/CPLD论坛
 
 
 

回复

6

帖子

0

TA的资源

一粒金砂(初级)

7
 
如何做了新的项目,也可以复制这两个XML文件吗,自己如何产生这些文件呢?
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表