74HC14没有用到的反相器输入端悬空会增加功耗吗？

adam_zhang41

74HC14没有用到的反相器输入端悬空会增加功耗吗？ [复制链接]

74HC14里面有6个反相器，但是我只用到了2个，还剩下4个没用。我发现如果将这四个没用的反相器输入端悬空，系统的功耗会很大。但是将输入端接地，系统的功耗就会减小。
那这说明74HC14的输入端悬空会增加功耗吗？
如果不能悬空，是接地好还是接Vcc好呢？或者在输入端串一个大电阻，也能起到同样的作用吗？

maychang

CMOS工艺数字芯片输入端悬空是很可能增加功耗的，通常不应该悬空。
CMOS工艺数字芯片不用的门，输入端接地和接Vcc均可。
接电阻到地或者接电阻到Vcc当然可以，但要增加成本和电路板面积。

adam_zhang41

maychang 发表于 2015-4-15 17:38
CMOS工艺数字芯片输入端悬空是很可能增加功耗的，通常不应该悬空。
CMOS工艺数字芯片不用的门，输入端接地和接Vcc均可。
接电阻到地或者接电阻到Vcc当然可以，但要增加成本和电路板面积。

我的意思是就接电阻，然后悬空着，不接地也不接Vcc,如图

我的想法是，反相器输入端悬空着，就有干扰信号输入从而导致反相器不停工作，增大功耗。如果我加一个大电阻，那干扰信号经过一个电阻之后就没有了，因而输入端的信号就不会反复变化了。
不知道我这样理解是不是有问题。

maychang

adam_zhang41 发表于 2015-4-15 18:19
我的意思是就接电阻，然后悬空着，不接地也不接Vcc,如图

我的想法是，反相器输入端悬空着，就有干扰信号输入从而导致反相器不停工作，增大功耗。如果我加一个大电阻，那干扰信号经过一个电阻之后就没有了，因而输入端的信号就不会反复变化了。
不知道我这样理解是不是有问题。

“反相器输入端悬空着，就有干扰信号输入从而导致反相器不停工作，增大功耗”
这要看悬空的导线有多长。如果芯片引脚只是接到了焊盘上而没有导线，干扰不会有多少。

如果导线比较长而有干扰，在靠近芯片引脚处接入大电阻会减少干扰，而在远离芯片引脚那端则没有作用。减少干扰的原因，是大电阻与芯片输入端对地分布电容构成低通滤波。

不过，将芯片输入端引脚接Vcc或地，对抗干扰性来说，比接入大电阻要好得多。

chunyang

adam_zhang41 发表于 2015-4-15 18:19
我的意思是就接电阻，然后悬空着，不接地也不接Vcc,如图

我的想法是，反相器输入端悬空着，就有干扰信号输入从而导致反相器不停工作，增大功耗。如果我加一个大电阻，那干扰信号经过一个电阻之后就没有了，因而输入端的信号就不会反复变化了。
不知道我这样理解是不是有问题。

这么做非常不可靠，还是接入固定电平为宜。

adam_zhang41

感谢两位再一次的热情解答，又涨姿势了。

adam_zhang41

maychang 发表于 2015-4-15 18:26
“反相器输入端悬空着，就有干扰信号输入从而导致反相器不停工作，增大功耗”
这要看悬空的导线有多长。如果芯片引脚只是接到了焊盘上而没有导线，干扰不会有多少。

如果导线比较长而有干扰，在靠近芯片引脚处接入大电阻会减少干扰，而在远离芯片引脚那端则没有作用。减少干扰的原因，是大电阻与芯片输入端对地分布电容构成低通滤波。

不过，将芯片输入端引脚接Vcc或地，对抗干扰性来说，比接入大电阻要好得多。

如果从功耗的角度来讲，让它悬空着的功耗大还是接入确定电平的功耗大？

maychang

adam_zhang41 发表于 2015-4-15 22:55
如果从功耗的角度来讲，让它悬空着的功耗大还是接入确定电平的功耗大？

从功耗角度，输入端接确定电平的功耗较小。

凤凰息梧桐

如果不能悬空，是接地好还是接Vcc好呢？
哈哈 我一直是接地的啊