STM32驱动并行式DAC，数据更新速率能否做到10M？

NPY

STM32驱动并行式DAC，数据更新速率能否做到10M？ [复制链接]

可能我说的还不够清楚，是这样的：
用STM32驱动AD904E（一款14位并行式DAC，即送数到IO口即可得到模拟量），
时序方法是
时钟线低电平->内存取数->送数到IO口->时钟线高电平
我用库函数编写驱动，数据更新率做到1.3MBaud左右
昨晚用汇编编写，可能不是一条指令一个时钟周期，才能做到3.2MBaud左右
附上代码，求大神优化建议（如能否使用DMA、半字能否提高速度、Thumb指令能否提高速度等），非常感谢！


GPIOA_ODR  EQU 0X4001080C  ;GPIOA输出，偏移地址0Ch
GPIOB_ODR  EQU 0X40010C0C  ;GPIOB输出，偏移地址0Ch
HIGH    EQU 0XFFFFFFFF  ;时钟线高电平
LOW     EQU 0X00000000  ;时钟线低电平
  AREA TEST,CODE,READONLY
  EXPORT run
run  LDR R6,=GPIOA_ODR
  LDR R7,=GPIOB_ODR
  LDR R8,=HIGH
  LDR R9,=LOW
  LDR R10,=datatable
  ADD R11,R10,#8;4*2=8
  MOV R5,R10
loop STR R9,[R7]
  LDR R12,[R10],#4
  STR R12,[R6]
  STR R8,[R7]
  CMP R10,R11
  MOVEQ R10,R5
  B loop
  NOP
datatable DCD 0x00000000,0xFFFFFFFF
  NOP
  NOP
  END

1. <FONT color=rgb(68,68,68)></FONT>

复制代码

EETUX

借用FSMC(如果有的话)应该好些..

laotui

如果DAC速度没问题的话直接用FPGA，单片机IO不快。

fxyc87

应该是可以达到的，把指令放到RAM中执行，这样就省去了取flash的等等时间，主频多少？GPIO总线时钟有没有分频？

fxyc87

还是用单片机》SPI>cpld解决吧，一个CPLD8元就解决，EMP240

NPY

fxyc87 发表于 2015-1-26 17:06
应该是可以达到的，把指令放到RAM中执行，这样就省去了取flash的等等时间，主频多少？GPIO总线时钟有没有分频？

请问将指令放到RAM中的操作能给点提示吗？
主频是72M的
记得GPIO开了50M模式的
总线分频倒没注意到哦……

zhaojun_xf

10M应该问题不大，注意优化代码。。。。。。

NPY

fxyc87 发表于 2015-1-26 17:07
还是用单片机》SPI>cpld解决吧，一个CPLD8元就解决，EMP240

大神能否给个淘宝店的链接？成本比较敏感，查了都是开发板……

hzmsn

DAC能到的话，应该可以了

fxyc87

NPY 发表于 2015-1-27 12:55
大神能否给个淘宝店的链接？成本比较敏感，查了都是开发板……

http://www.szlcsc.com/product/details_10577.html

立创商城,我在这里买过，