4497|0

141

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

友晶DE2I-150之Hello PCIex(一) [复制链接]

本帖最后由 CMika 于 2014-12-25 16:06 编辑

DE2I-150这块板子出来还是很低调的   说它是DE2系列的升级版不太合适   相比与DE2-35 CYCLONE II------DE2-70 CYCLONE II------DE2-115 CYCLONE IV

它的变化太大   用的是CYCLONE IV GX系列fpga  150K的逻辑资源  8个最大速度为3.15Gbit的收发器  更为重要的是板上添加了INTEL ATOM N2600处理器

可以说是intel和altera共同的大学计划板卡   atom处理器和fpga通过pcie相连  熟话说没有pcie 乐趣减少3分之一  此开发板X和A大学计划开发板中相当高级了   基本可以满足个人学习的需要   











DE2i-150 是一个开创性的嵌入式平台,将 Altera Cyclone IV GX FPGA 的灵活性整合进了英特尔嵌入式 N2600 处理器。它是一套功能齐全的计算机系统,采用了全球最保险的高处理性能和难以置信的高配置。 DE2i-150 板上的 Altera Cyclone IV GX FPGA 不但加快了系统的响应速度,而且还保持了最经济的方案成本和功耗。 DE2i-150 四周配备 150 K 逻辑元件,这些元件在实际硬件电路重配置、知识产权以及板载多媒体外设和扩展性选择方面具有无与伦比的灵活性,可实现针对任何任务的真正系统就绪型解决方案。 Intel Atom 处理器和 FPGA 器件通过两个高速 PCIe 通道链接在一起,这样即可保证它们之间的高速通信。 DE2i-150 提供了具有无限潜力的软硬件合作开发环境。
套件内容
DE2i-150 开发板
DE2i-150 快速入门指南
HSMC 环送适配器
Intel Wi-Fi 模块
12 V 电源
Altera 完整设计套件 DVD
遥控器
A-B 型 USB 电缆


Microprocessor

CPU : Intel® Atom™ Dual Core Processor N2600( 1M Cache, 1.6GHz )
Intel® Hyper-Threading Technology( 4 exection threads )
Intel SpeedStep® Technology
Instruction Set : 64-bit
Instruction Set Extensions : SSE2, SSE3, SSSE3
Integrated Graphics
Graphics Base Frequency : 400MHz
Chipset : Intel® NM10 Express Chipset
DMI x2 to CPU
Intel® High Definition Audio
Serial ATA (SATA) 3 Gb/s
Universal Serial Bus(USB) Hi-Speed USB 2.0
PCI Express Gen 1
Memory
DDR3 SO-DIMM SDRAM
Display
VGA
HDMI 1.3a
Intel® Centrino® Wireless-N 135
802.11b/g/n
Bluetooth 4.0
Wi-Fi Direct
Audio Codec
Realtek ALC272VA3-GR
BIOS
DIP package Bios Flash : GD25Q16
Programming Interface for Bios : Dedi-Prog Interface
Debug Interface
XDP header
Clock System
CK505 : 9VRS4339B
32768 Hz RTC crystal
27MHz VGA clock source
Ethernet
Intel® 82583V GbE Controller
10/100/1000 Mb/s RJ45
3 status indicting LEDs
Others
Power header for hard-disk
Current limit for USB
Buzzer
Mini PCIE header (Default for Intel® Centrino® Wireless-N 135 WiFi module)
mSATA header
RTC battery : CR2032

FPGA

Featured Devices
Cyclone IV EP4CGX150DF31 device
149,760 LEs
720 M9K memory blocks
6,480 Kbits embedded memory
8 PLLs
FPGA configuration
JTAG and AS mode configuration
EPCS64 serial configuration device
On-board USB Blaster circuitry
Memory devices
128MB (32Mx32bit) SDRAM
4MB (1Mx32) SSRAM
64MB (4Mx16) Flash with 16-bit mode
SD Card socket
Provides SPI and 4-bit SD mode for SD Card access
Connectors
Ethernet 10/100/1000 Mbps ports
High Speed Mezzanine Card (HSMC) (voltage levels: 2.5V)
40-pin expansion port (voltage levels: 3.3V)
VGA-out connector
VGA DAC (high speed triple DACs)
DB9 serial connector for RS-232 port with flow control
Clock
Three 50MHz oscillator clock inputs
SMA connectors (external clock input/output)
Display
16x2 LCD module
Switches and indicators
18 slide switches and 4 push-buttons switches
18 red and 9 green LEDs
Eight 7-segment displays
Other features
Infrared remote-control receiver module
TV decoder (NTSC/PAL/SECAM) and TV-in connector


晒一下我的板子



-------------------------------------------------------分割线-------------------------------------------------------------

基本的外设实验就不再详述  SD卡  SDRAM   flash   SSRAM  VGA  TV等等  和de2之前的开发板差不多

1.快速上手
实验所需的文件在如下的路径 可以在友晶官网下载.
hellopci
\ quick Quickstart files
\ altera_driver.ko Kernel Module
\ app Atom Application
\ pcihello.sof FPGA bitstream
\ source Design Source Code
\ fpga Source Code for FPGA
\ pcihello.qar
\ driver Kernel Module
\ altera_driver.c
\ Makefile
\ app Atom Application
\ app.c
\ Makefile


如果你的DE2i-150开发板已经运行Yocto 8.0.2, 按照如下步骤进行.
1. 下载bit流到FPGA.
DEVEL$ quartus_pgm -c USB-Blaster -m jtag -o "P;pcihello.sof"
2. 重启DE2i-150.
3. 复制kernel module (altera driver.ko) 和 应用 (app) 到开发板.
4. 安装 kernel module.
BOARD$ insmod altera_driver.ko
5. 在文件系统中创建一个设备
BOARD$ mknod /dev/de2i150_altera c 91 1
6.运行app.
BOARD$ app


Altera Quartus 12.1
这次实验是使用 Altera Quartus 12.1 Web Edition ,程序安装在
/opt/altera/12.1.
alias n2cs="/opt/altera/12.1web/nios2eds/nios2_command_shell.sh"
export PATH=$PATH:/opt/altera/12.1web/quartus/bin
export PATH=$PATH:/opt/altera/12.1web/modelsim_ase/bin
export PATH=$PATH:/opt/altera/12.1web/quartus/sopc_builder/bin
FPGA配置
在连接 USB Blaster port 到 development workstation后, 通过如下命令测试:
BOARD$ lsbusb
...
Bus 001 Device 033: ID 09fb:6001 Altera Blaster
...
DEVEL$ jtagconfig
1) USB-Blaster [USB 1-1.2.4]
028040DD EP4CGX150
Yocto下载和配置
1.到官网下载Yocto: https://www.yoctoproject.org/.

安装在 /opt/yocto:
DEVEL$ cd /opt/yocto
DEVEL$ wget http://downloads.yoctoproject.org/releases/\
yocto/yocto-1.3.2/poky-danny-8.0.2.tar.bz2
DEVEL$ tar jfxv poky-danny-8.0.2.tar.bz2
DEVEL$ wget http://downloads.yoctoproject.org/releases/\
yocto/yocto-1.3.2/meta-intel-danny-8.0.2.tar.gz
DEVEL$ tar xfvz meta-intel-danny-8.0.2.tar.gz
2. 下一步 确认Yocto (ce dartrail).
DEVEL$ cd /opt/yocto/poky-danny-8.0.2
DEVEL$ source oe-init-build-end
3. 在conf/local.conf, 选择 cedartrail-nopvr 作为目标:
MACHINE ??= "cedartrail-nopvr"
4. 在 conf/bblayers.conf,增加 cedartrail support:
BBLAYERS ?= " \
/opt/yocto/poky-danny-8.0.2/meta \
/opt/yocto/poky-danny-8.0.2/meta-yocto \
/opt/yocto/poky-danny-8.0.2/meta-yocto-bsp \
/opt/yocto/meta-intel-danny-8.0.2 \
/opt/yocto/meta-intel-danny-8.0.2/meta-cedartrail \
"
5. 编译 yocto:
DEVEL$ bitbake core-image-sato
DEVEL$ bitbake meta-toolchain-sdk
build/tmp/deploy
poky-danny-8.0.2.
images/core-image-sato-cedartrail-nopvr.hddimg.
sdk/poky-eglibc-i686-i586-toolchain-gmae-1.3.2.sh
6. 安装 kernel 到开发板. T最简单的方法是复制image, boot DE2i-150 开发板通过USB口:
DEVEL$ sudo dd \
if=core-image-sato-cedartrail-nopvr.hddimg \
of=/dev/sdd

整个工程用的资源不多  只用了1个收发器  其余的相对于EP4CGX150庞大的逻辑资源可以忽略不计


此帖出自FPGA/CPLD论坛

赞赏

2

查看全部赞赏

点赞 关注
 

回复
举报
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表