请问这样内电层分割可否？

caijianfa55

请问这样内电层分割可否？ [复制链接]

一张整体图，一张地层，一张电源层，我的板子是DSP控制DDS输出扫频信号，还有些其他功能，DSP的时钟信号30MHz晶振*5倍频，DDS的时钟信号30MHz晶振*5倍频，不知这样子做出来的板子会不会存在什么隐患？请各位高手指教？

chunyang

无法从图中看出哪些是模拟地、哪些是数字地，关键是，你的分割理由是什么？

qwqwqw2088

贴PCB图确实看不出什么隐患

caijianfa55

chunyang 发表于 2014-12-21 17:05
无法从图中看出哪些是模拟地、哪些是数字地，关键是，你的分割理由是什么？

就是把数字地圈一块，模拟地圈一块，内电层左边是数字地，右边是模拟地，但是我感觉这样子数字地的部分信号需要绕弯，不知道会有多大干扰？还有那些平行的数据线串扰会有多大？会不会使信号电平发生反转？

caijianfa55

qwqwqw2088 发表于 2014-12-22 09:00
贴PCB图确实看不出什么隐患

那还要看什么？原理图吗？

qwqwqw2088

caijianfa55 发表于 2014-12-22 09:07
那还要看什么？原理图吗？

不是非看原理图，不想让你泄密哦不过总的大概说说那些的地呗，，，

chunyang

caijianfa55 发表于 2014-12-22 09:06
就是把数字地圈一块，模拟地圈一块，内电层左边是数字地，右边是模拟地，但是我感觉这样子数字地的部分信号需要绕弯，不知道会有多大干扰？还有那些平行的数据线串扰会有多大？会不会使信号电平发生反转？

常规系统而言，是数字部分干扰模拟部分，而模拟部分是不会使数字电平出现错误的，除非你的模拟信号极其强大，这显然不是“常规系统”了。
数模混合系统要严格遵循设计规范，重点考虑模拟小信号部分，数字部分可为此做出一定妥协。

ai.en

建议你还是重新布局把，DSP方面根据LE资源分配原则最好是对半分，左边IO部分分配给SDROM（应该是吧），SDROM因为是150M的存储和读取速度还可以，布线等长就行因为是4层中间有地平面，串扰不用担心。右边射频（猜的）部分最好空出大部分板面不要靠电源部分太近，另外射频IC的供电可以单独供或则电频转换（电压处理）时处理好一点，如果你还要做认证的话估计是不过了的。

ai.en

射频部分的布局和布线最好先学一下在打板。

ai.en

还有疑问就是下面用MUC（STM32把）控制SDRAM给DSP（强烈怀疑是FPGA）读写？强烈要求原理图。