7481|12

11

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

在一般的推挽电路中为什么考虑电路负载时常用容性负载,而不是阻性或感性? [复制链接]

问题如图所示
此帖出自PCB设计论坛

最新回复

好帖!  详情 回复 发表于 2015-3-3 01:59
点赞 关注
 

回复
举报

2万

帖子

0

TA的资源

超级版主

沙发
 
看不到图,忘发了吧?
楼主说推挽电路,估计是放大器。放大器考虑负载,应该按照实际情况来确定,从来没有“常用”一说。
此帖出自PCB设计论坛

点评

[attachimg]180870[/attachimg]大概就是这么个图,参数可能有问题,我只是想知道一些理论的问题,麻烦解答一下  详情 回复 发表于 2014-12-1 19:15
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
maychang 发表于 2014-12-1 18:52
看不到图,忘发了吧?
楼主说推挽电路,估计是放大器。放大器考虑负载,应该按照实际情况来确定,从来没有 ...

file:///C:\Users\WJY\AppData\Roaming\Tencent\Users\352137251\QQ\WinTemp\RichOle\0VWHZW66]6$GG)`@UQ1N)77.png 大概就是这么个图,参数可能有问题,我只是想知道一些理论的问题,麻烦解答一下
此帖出自PCB设计论坛

点评

没办法解答。 这是仿真图,负载(0.1uF电容)很可能是仿真者随意放上去的,并不能代表“一般”情况。  详情 回复 发表于 2014-12-1 20:58
 
 
 

回复

2万

帖子

0

TA的资源

超级版主

4
 
陌上青烟 发表于 2014-12-1 19:15
大概就是这么个图,参数可能有问题,我只是想知道一些理论的问题,麻烦解答一下

没办法解答。
这是仿真图,负载(0.1uF电容)很可能是仿真者随意放上去的,并不能代表“一般”情况。
此帖出自PCB设计论坛

点评

那就不管图吧,就是一个CMOS反相器中,为什么在考虑电路负载时常考虑容性负载?  详情 回复 发表于 2014-12-2 14:02
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

5
 
maychang 发表于 2014-12-1 20:58
没办法解答。
这是仿真图,负载(0.1uF电容)很可能是仿真者随意放上去的,并不能代表“一般”情况。
那就不管图吧,就是一个CMOS反相器中,为什么在考虑电路负载时常考虑容性负载?
此帖出自PCB设计论坛

点评

刚刚才弄清楚,你说的是CMOS数字电路。 CMOS数字电路的输出通常是下一级数字电路,下一级如果也是CMOS数字电路的话,因为CMOS输入端是MOS管的门极,其输入特性就是电容性的,所以考虑负载时把下一级输入简化成一  详情 回复 发表于 2014-12-2 15:32
 
 
 

回复

2万

帖子

0

TA的资源

超级版主

6
 
陌上青烟 发表于 2014-12-2 14:02
那就不管图吧,就是一个CMOS反相器中,为什么在考虑电路负载时常考虑容性负载?

刚刚才弄清楚,你说的是CMOS数字电路。
CMOS数字电路的输出通常是下一级数字电路,下一级如果也是CMOS数字电路的话,因为CMOS输入端是MOS管的门极,其输入特性就是电容性的,所以考虑负载时把下一级输入简化成一个电容(不过也没有0.1uF那么大,通常每个门10pF上下,至多几十pF)。
但若下一级是TTL数字电路,则其输入特性并不是电容性,而是电阻性居多。不过现在TTL数字电路已经很少使用,COMS工艺芯片占绝大多数。
如果下一级芯片是其它电路,例如分立三极管构成的放大器,当然也不能认为其输入为电容性。如果是喇叭或者蜂鸣器之类,甚至可能是个谐振回路,情况更复杂,必须具体情况具体分析。
只有CMOS工艺芯片互联,才可以将负载当成一个小电容来考虑。
此帖出自PCB设计论坛

点评

多谢指导。  详情 回复 发表于 2014-12-3 14:29
 
 
 

回复

2万

帖子

340

TA的资源

版主

7
 
先说明容性负载和感性负载不是首先看是否是CMOS
阻止电流流过,也可储能在电容中的一般是容性负载,,,
此帖出自PCB设计论坛

点评

多谢指导  详情 回复 发表于 2014-12-3 14:29
 
 
 

回复

1万

帖子

141

TA的资源

版主

8
 
楼主应该交待清楚问题的前提,“常用的推挽电路”一说通常特指放大器,比如甲乙类音频功放、运算放大器等等就属于这类,其负载大都是阻性的,容性负载几乎没有。而楼主问题涉及的却是逻辑门电路的内电路,这时当然情况完全不同,这里的推挽电路是数字电路中的一部分,根本不是放大器。就CMOS门电路而言,其负载通常也是CMOS电路,CMOS电路的输入阻抗极高,可以认为是开路,但MOS管的栅极具有一定的电容量,CMOS电路的耗电很大程度上与MOS管的栅容充放电有关,这时的电路模型自然是容性负载,而这是CMOS电路的特征,根本不可说什么“推挽电路的负载通常为容性”。
此帖出自PCB设计论坛

点评

多谢指导  详情 回复 发表于 2014-12-3 14:29
个人签名上传了一些书籍资料,也许有你想要的:https://download.eeworld.com.cn/user/chunyang
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

9
 
maychang 发表于 2014-12-2 15:32
刚刚才弄清楚,你说的是CMOS数字电路。
CMOS数字电路的输出通常是下一级数字电路,下一级如果也是CMOS数字电路的话,因为CMOS输入端是MOS管的门极,其输入特性就是电容性的,所以考虑负载时把下一级输入简化成一个电容(不过也没有0.1uF那么大,通常每个门10pF上下,至多几十pF)。
但若下一级是TTL数字电路,则其输入特性并不是电容性,而是电阻性居多。不过现在TTL数字电路已经很少使用,COMS工艺芯片占绝大多数。
多谢指导。
此帖出自PCB设计论坛
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

10
 
qwqwqw2088 发表于 2014-12-2 15:38
先说明容性负载和感性负载不是首先看是否是CMOS
阻止电流流过,也可储能在电容中的一般是容性负载,,,
多谢指导
此帖出自PCB设计论坛
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

11
 
chunyang 发表于 2014-12-2 19:18
楼主应该交待清楚问题的前提,“常用的推挽电路”一说通常特指放大器,比如甲乙类音频功放、运算放大器等等就属于这类,其负载大都是阻性的,容性负载几乎没有。而楼主问题涉及的却是逻辑门电路的内电路,这时当然情况完全不同,这里的推挽电路是数字电路中的一部分,根本不是放大器。就CMOS门电路而言,其负载通常也是CMOS电路,CMOS电路的输入阻抗极高,可以认为是开路,但MOS管的栅极具有一定的电容量,CMOS电路的耗电很大程度上与MOS管的栅容充放电有关,这时的电路模型自然是容性负载,而这是CMOS电路的特征,根本不可说什么“推挽电路的负载通常为容性”。
多谢指导
此帖出自PCB设计论坛
 
 
 

回复

18

帖子

0

TA的资源

一粒金砂(初级)

12
 
好帖!
此帖出自PCB设计论坛
 
 
 

回复

9

帖子

0

TA的资源

一粒金砂(初级)

13
 
好帖!
此帖出自PCB设计论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表