常被忽略的那80%重点，SAR-ADC 电压基准电路

模拟IC

常被忽略的那80%重点，SAR-ADC 电压基准电路 [复制链接]

 

TI的SAR-ADC方面资深应用工程师Rafael曾说过，SAR-ADC应用电路设计重点的70%-80%应放在基准源电路的设计。然而工程师们时常把基准源的电路的设计忽略。

这个问题常常被忽略的原因可能来源于我们大学期间的教材。众多《数子电路基础》教材中，一般都没有给出SAR-ADC内部的电容网络结构，《模拟电路基础》教材也很少讨论基准源。然而在SAR-ADC设计时基准源的电路设计是至关重要的。简单理解，基准都不精确、干净、稳定，就不用指望转化出来的结果会精确。下面从ADC的内部结构和基准电路的设计要点，来说明基准源设计的重要性，并给出支持16bits SAR-ADC的基准电路设计。

下图是SAR型ADC的内部原理简图，SAR-ADC在采样过程中输入引脚AIN要对内部的采样电容充电。而转化过程中，Vref基准源引脚要对转化电容网充电。简而言之SAR-ADC的采样保持和量化过程，都是有对内部电容的充电过程。读过相关文章“Design SAR-ADC Driver Cirtuitry”工程师，都会深刻理解SAR-ADC驱动电路后，ADC输入引脚电容的重要性。原因是在采样保持过程中SAR-ADC采样电容会从输入引脚AIN驱动电容上抽取电荷。

常被忽略的地方是，整个采样转化周期里，SAR-ADC需要从信号电路中抽取一次电荷，而要从基准源REF中抽取N次电荷（N等于ADC的位数），而且抽取的周期更短（一个转化时钟的周期）。这就要求基准源在整个转化过程中，能够更快的给转化网络电容充电，并且保持基准源的恒定。确切的说比信号驱动电路的要求更高。下图是一个基准源设计不良时，转化过程中的基准源引脚电压，由示波器测得。由图可知，每个转化时钟周期，ADC都要从基准源上抽取电荷，并且要求恢复时间极短。

看了上图中基准源引脚上的电压在采样过程中的变化，我们会深刻的理解到SAR-ADC的基准源引脚稳定的重要性。我们总不希望在SAR-ADC转化的MSB位时，基准电压是2.500V，到LSB位时，就变成了2.498V。

下图一个典型的基准源连接ADC的电路。这个电路适合于给8-14倍的ADC提供基准。我们多数情况下，会关注基准源的初始精度，但这个精度是可以通过软件或硬件调整的。SAR-ADC的基准电路设计有很多更值得关注的地方。如引脚电容，这个电容是给内部的转化网络提供电荷，至关重要，但常被忽略。

在下面的小节里，会一步一步的解释基准源电路的设计要点，尽量说清楚两个问题，（1）为什么要这样设计，（2）怎样进行基准源电路设计。为了增强说服力，增加了文献中的效果对比，有数据有图表，希望对大家有用。

模拟IC

上文part1详细分析了为什么SAR-ADC的电压基准电路设计是设计重点的80%。下面我们就开始设计一个高质量的电压基准。虽然TI的相关英文应用手册对这部分有分析，我还是想详细的一步一步的分析一下这个过程，以便尽量让大家看的更清楚。

(1) 基准源的Trim引脚加退耦电容。

这一点被很多的工程师所忽略。可能是看到基准源的datasheet的应用电路中（如下图是REF50XX系列的datasheet），没有加电容，就参照上面的电路设计了。

让我们再进一步的看一下REF50XX系列bandgap基准源的内部，如下图，芯片内部有一个1.2V的带隙基准，和一个用于设置精确输出电压的放大器。这两个就是基准噪声的主要来源。并且带隙基准的噪声还要经过后面的放大电路再放大一次。

根据噪声系数（NF）理论，最前级的噪声往往决定信号链路的噪声。因此越在前级减少噪声越有效。如果我们在Trim引脚加一个电容，它将与内部的1K欧电阻形成一个低通滤波器。它将给 bandgap增加一个14.5Hz的极点和160Hz的零点。如果想进一步降低带宽可以加更大的电容。这里即使加一个1uF的电容到trim引脚，都会使总的输出RMS噪声减小2.5倍，2.5倍啊。多么超值的一个电容。上面用理论分析了这个电容的作用，还是缺乏些说服力。下面是TI的工程师的测试数据，由测试结果可见在Trim引脚加了电容的基准源输出噪声大大的降低了。因此这个电容，是非常超值的。

(2) 基准源输出端选用大电容，最好是ESR大的电容

开篇图中的10uF电容是用来储存足够多的电荷，以备ADC内部转化电容抽取时，保证基准源电压的稳定。有些工程师可能会知道，SAR-ADC内部的采样电容和转化电容的值一般为几十个pF。10uF的电容储存的电量给几十个pF提供电荷简直是小菜一碟。大家要知道，对于16bits的ADC，如查基准有15ppm（百万分之十五）的波动，就是一个LSB。因此要保证输送给内部转化电容充分电荷时，基准电压的稳定，就要使用大的电容。所以这个电容推荐值都是在uF级（一般选10uF）。现在明白了，这个电容，不单单是给基准源滤波，它肩负着更重要的使命，为ADC的转化电容输送电荷。

这个电容的选取又会引出一个新问题，我们该选ESR小的瓷片电容（ESR约为0.1欧），还是ESR大的钽电容（ESR约为1.5欧）。照经验来说，电容的ESR越小越好。但对于基准源的输出端电容，可不是这样的。我们再看一眼基准源的内部结构，就可以看出，这个电容是作为基准源内部buffer放大器的负载而接到输出端的。运放的输出端接大电容，好像不太保险，是的，这会引起运放的不稳定。因为它与运放的输出电阻形成一个新的极点，这个极点频率会很低。因此这一点应该选择ESR大的电容，构成电路如下图，这个ESR会对电路进行滞后补偿。

实际的测试结果也表明，使用大的ESR的钽电容基准源输出端的电容时，基准源的噪声确实会下降一些，如下表所示。在实际的电路中由于成本的原因，也可以选用瓷片电容，只要在瓷片电容与基准源输出端串一个小的电阻来提高ESR就可以达到同样的效果。

以上的基准源，就可以用在14位的ADC中了。

模拟IC

        上文part II，分析了基准源电路提高性能的两个方面。如果要进一步提高基准源的性能，需要在以下几个方面入手了。

(1) 为基准源的输出端加低通滤波器

         上一小节中，C2作为内部buffer的电容负载，虽然选择ESR大的电容，但它还是会引入一个极点。这就有可能使buffer输出端的噪声增加。如下图，在大约9KHz的有一个peaking。这个peaking成了基准源输出噪声的主要部分。文献中在80KHz带宽内测量的RMS值大约为16.5uV。如果这个基准接到ADC中，在65KHz步率范围内的peak-peak值约为138uV。这就是这个基准电源适合于8-14bits的ADC的原因。

        由于电容C2造成的buffer不稳定而引起的噪声增加，可以用一个低通滤波器有效的滤除。滤波器的R1为10K欧，电容C3为10uF，如下图，这个电低通滤波器的带宽约为1.59Hz，这个够低了吧。   

           下图是加了低通滤波器后的基准源噪底。对比前后发现这个低通滤波器的效果很明显。此时的基准源噪声RMS值为2.2uV，peak-peak值为15uV。

(2) 为基准源输出增加buffer

         上面加了R1=10K,C3=10uF低通滤波器的电路，是不能直接连接到SAR-ADC基准源输入端的。原因就是，如果C3上的电荷被ADC的基准源电路抽走了，基准源要为C3充电，而R1，C3构成的RC电路的时间常数为=0.63S。因此给C3充电是一个非常慢长的过程。这就会造成C3电荷得不到及时补充。而失C3上的电压出现下降。这就要引出另一个关键器件，基准源的buffer。需要选用一个运放加在基准备源滤波电路后面做外部的buffer。

          这个buffer的选择是很有讲究的，因为它不只是增大基准源的驱动电流。它的更重要的使命是快速的给驱动电容充电。当10uF驱动电容的电荷被ADC抽走时，势必造成电容的正端的电压微小下降。这时就会引起buffer运放的输出电压下降。这就会引起运放的反馈系统的响应，使输出电压回到原来的值，也就是等于Vref的值。回到原来的值的过程受限于两个因素：（1）一个是运放的能否快速反馈调整输出电压回到原值，这就需要一个宽带宽、高响应速率的运放做buffer，而且还需要高精度。这也就是为什么TI的SAR-ADC的参考设计中基准源的buffer，一般都会选用OPA350的原因。OPA350的增益带宽积GBW为38MHz，而输入失调电压典型值为±150uV。千万别觉得它做基准源的Buffer是大材小用。正因为它有这样高的指标和能力，才用它担任电压基准buffer的这一重任。（2）运放能够有足够的驱动能力，快速给后面的电容充电，这个要求一般容易达到。

模拟IC

         最后一个关键就是基准源引脚上的电容。下面我们以一个实例来确定这个电容的容值。一般在SAR-ADC的datasheet中会给出这个电容的推荐值。我们在设计时，尽可能选择这个值或以上的电容。如果小了会出现问题。下面先解释原因。

         由于SAR-ADC在每个转化周期过程中都会从基准源引脚抽取电荷，基准源引脚电容，电荷的减少，必然会引起电容电压的降低。这个由公式，当Q发生变化时V也会发生变化。如下图所示

        在最坏的情况下，这个电容电压的减小，不能及时得到前面buffer的调整。即不能及得由buffer给这个电容充电。这是由于buffer的响应速度限制。这就使得在转化开始到结束基准源的电压已经发生了ΔVref的变化。要使得这一变化对ADC无影响，这就要求ΔVref<1/2LSB。

        限制条件已经建立了，我们就可以推算出这个电容的值。首先我们要知道整个转化过程中，从基准源中抽取了多少的电荷 。下图是ADS8326的datasheet中给出的基准源平均电流。计算时，都用最坏情况分析，从datasheet中可知，最大电流是220uA。

        下面一步就是找出ADC的throughout rate。也就可知完成一个转化最快需要4uS。（一般最坏情况，都是在最高转化速率时出现）

       由上面的两个数据，就可以计算出ADC在完成一个转化输出时，需要的总电荷

Q=Iavr x T =  220uA x 4uS

由于这是一个16bits的ADC，当输入FSR为5V时，一个LSB的电压值为

LSB=FSR/2^16 = 76uV.

则1/2的LSB为38uV.

            再由电容的定义公式

那就要求C > ΔQ/ΔV = 220uA x 4uS/38uV=23uF

我们进行保守设计。就把上面的值再提高一倍，并选用E24标准中的电容值那就是47uF。如下图是datasheet中给出的参考设计电路图，图中基准源引脚的电容值即为47uF。这个电容值，是由上面的推算得来的。

还有一点，就是关于这个电容的特性。这个电容需要有一点的ESR，以保证前面buffer的稳定，对于OPA350推荐选ESR>0.2Ω

最后我们总结一下SAR-ADC基准源电路设计的注意要点，也是基本步骤。

(1)根据基准源在转化过程中需要的电荷，以及ADC一个LSB所对应的电压值，计算出所需的电容价。把这一个过程放在第一步，是因为它太重要了,需要注意的，这个电容需要有一定的ESR以保证前面buffer的稳定性。

(2)选择合适的运放做buffer，这个运放需要低offset，低噪声，温漂的运放。带宽要宽到在采样保持过程能够给后面的电容充电到误差小于1/2LSB，甚至更小。

(3)选择基准源，关于基准源以成本允许的情况下，尽量选温漂小的基准源。关于基准源可以参照相关应用文档。

(4)给基准源Trim引脚加电容。

(5)基准源输出引脚，加具有一定ESR的电容。

(6)在基准源输出端后加低通滤波器。以滤除基准源的噪声和不稳定造成的噪声。

chenzhufly

这么详细，好贴啊！

miniko

好贴,希望楼主多出些好贴

zzytyy1023

好多的图片都刷不出来，，，

littleshrimp

谢谢分享 学习了

lideid2010

谢谢分享 赞  但是好多图片看不到了，期待坛的大神有时间修复一下，好贴子别浪费

zddnet

好贴，可是本站的图片都显示不出来呀，请修复

topwon

常被忽略的那80%重点，SAR-ADC 电压基准电路.docx (789.69 KB, 下载次数: 14)

2018-9-27 10:47 上传

点击文件名下载附件

有3种工具叫百度、复制、粘贴。