MSP430时钟系统疑问

I_am_ok42

MSP430时钟系统疑问 [复制链接]

  本人是初学者，学习了一下MSP430的时钟系统，觉得甚是复杂，也有许多疑惑：

    1. ACLK、SMCLK和MCLK三个时钟是分别供给模拟外设、数字外设和CPU的？

         如果是，那么假设我的设计中模拟外设、数字外设和CPU都要用到的话，就需要将这个三个时钟全部打开？
    2. 我的设计中需要25MHz的时钟，是否可以在OSC上外接一个32.768KHz的外部晶振，然后将XT1CLK作为FLL的参考时钟源，

        通过设置FLL，输出一个25MHz的DCOCLK，分别给到ACLK、SMCLK和MCLK？

        但为什么我看到很多设计中不止在OSC上外接了一个32.768KHz的外部晶振，还在XT2上外接了一个4M/8MHz的外部晶振？