c2000，28027菜鸟提问。关于GPIO寄存器问题。

fightingboy

c2000，28027菜鸟提问。关于GPIO寄存器问题。 [复制链接]

本菜鸟在阅读，user guide文档的时候，看到了其中一个GPIO寄存器GPxDAT的特性，如图：

他意思是GPxDAT寄存器和引脚数据读写有延迟，会造成一些问题，我不明白其中“the corresponding bit in the data
register reflects the current state of the pin after qualification "，既然寄存器相应的bit时刻反应引脚的值，为什么还会用延迟？
还有，文档代码举例，我也不明白为什么"During this lag, the second instruction will read the
old value of GPIO1 (0) and write it back along with the new value of GPIO2 (1)"，为什么会这样？为什么会有回写（"write back"）?.

hbwangliang

我也不明白为什么"During this lag, the second instruction will read the
old value of GPIO1 (0) and write it back along with the new value of GPIO2 (1)"，为什么会这样

dontium

C28是流水线指令，某些对端口操作的指令，将延时几个周期才能写入，读取也有这个现象

Pipelining of Instructions
When executing a program, the C28x CPU performs these basic operations:
 Fetches instructions from program memory
 Decodes instructions
 Reads data values from memory or from CPU registers
 Executes instructions
 Writes results to memory or to CPU registers

fightingboy

dontium 发表于 2014-9-4 11:49
C28是流水线指令，某些对端口操作的指令，将延时几个周期才能写入，读取也有这个现象

Pipelining of Ins ...

那造成的问题是什么呢？就如文档中的例子，两个指令之间会影响？怎么影响，我不是很明白。

dontium

在C28指令中，有的是单周期就完成的，有的需要多周期。具体指令的执行情况可参考相关文档。


现在假如有一条指令“A”要执行写，写入某一寄存器X（或端口寄存器），它要执行四个周期才能使这个寄存器的内容改变；再假如，执行上述A指令后，紧接着是一条读这个寄存器（或端口寄存器）指令“B”，那么，因为上一条A指令没有经过四个周期，即还没有真正写入X，那么，这时读X的内容并非是A指令执行完后的情况。
C28那篇文档没有图表，现拿CAL的图表参照一下：



图中的F1、F2……
：Fetch 1
(F1)
In the fetch 1 (F1) phase, the CPU drives a program-memory address
on the 22-bit program address bus, PAB(21:0).