1616|1

32

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

高手进,帮看看这个时许怎么约束 [复制链接]


这种触发时钟和锁存时钟是同源的,但是不同频率的时序该怎么约束?
此帖出自FPGA/CPLD论坛

最新回复

这是跨时钟域的问题,如果两个时钟域之间没有时序路径,那么使用set_false_path将时钟域之间路径cut掉;如果有联系,那么可以考虑使用多周期路径约束。  详情 回复 发表于 2014-7-31 09:02
点赞 关注
 

回复
举报

372

帖子

0

TA的资源

一粒金砂(高级)

沙发
 
这是跨时钟域的问题,如果两个时钟域之间没有时序路径,那么使用set_false_path将时钟域之间路径cut掉;如果有联系,那么可以考虑使用多周期路径约束。
此帖出自FPGA/CPLD论坛
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表