6035|1

91

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

genetate programming file 出错,求解 [复制链接]

一个很简单的程序实例:
module test1(a,b,c,out);
     input a,b,c;  
    output out;

assign out=(c==0)?a:b;

endmodule
编译时出现两个警告:
WARNING:LIT:701 - PAD symbol "a" has an undefined IOSTANDARD.
WARNING:LIT:702 - PAD symbol "a" is not constrained (LOC) to a specific
   location.
generate programming file时报错:
ERROR:Bitgen:342 - This design contains pins which have locations (LOC) that are
   not user-assigned or I/O Standards (IOSTANDARD) that are not user-assigned.
   This may cause I/O contention or incompatibility with the board power or
   connectivity affecting performance, signal integrity or in extreme cases
   cause damage to the device or the components to which it is connected.  To
   prevent this error, it is highly suggested to specify all pin locations and
   I/O standards to avoid potential contention or conflicts and allow proper
   bitstream creation.  To demote this error to a warning and allow bitstream
   creation with unspecified I/O location or standards, you may apply the
   following bitgen switch: -g UnconstrainedPins:Allow
求各位大侠支招……
此帖出自FPGA/CPLD论坛

最新回复

kdy
没定义电平,没分配管脚。新版软件要求严格了,看看说明要  详情 回复 发表于 2014-6-12 11:11
点赞 关注
 

回复
举报

581

帖子

0

TA的资源

五彩晶圆(初级)

沙发
 
没定义电平,没分配管脚。新版软件要求严格了,看看说明要
此帖出自FPGA/CPLD论坛
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表