求助~~~~~CCS3.1 报错Data verification failed

astwyg

求助~~~~~CCS3.1 报错Data verification failed [复制链接]

使用的是CCS3.1 + XDS560仿真器 + C6713
一个国内厂商的板子,现在的情况是,demo程序跑simulator 可以的(这是否说明程序和cmd文件没错?)
然后仿真器可以连接上,
但是一下load program 就如下图报错:



希望指点一二,可能是哪的问题..


================================
附cmd:
MEMORY

{   

   IDRAM       : origin = 0x00000100,  len = 0x010000

   IPRAM       : origin = 0x00020000,  len = 0x040000

}



SECTIONS

{

        .vectors > IDRAM

        .text    > IPRAM

        .bss     > IPRAM

        .cinit   > IDRAM

        .const   > IDRAM

        .far     > IDRAM

        .stack   > IPRAM

        .cio     > IDRAM

        .sysmem  > IDRAM

}


已经按照手册查过了,这些都是ram区

ltbytyn

你CMD文件是自己写的吗？貌似有问题。你看一下C6713 datasheet的memory MAP映射表。最好找个C6713官方例程里面的CMD比较一下。

astwyg

ltbytyn 发表于 2014-5-20 13:03
你CMD文件是自己写的吗？貌似有问题。你看一下C6713 datasheet的memory MAP映射表。最好找个C6713官方例程 ...

是用的板子厂家提供的,这个只要能连接上,是不是就说明仿真器的配置没问题?

ltbytyn

是的，仿真器配置无问题。问题是CMD里面划分区域有问题

astwyg

ltbytyn 发表于 2014-5-20 13:38
是的，仿真器配置无问题。问题是CMD里面划分区域有问题

我看了官方demo的cmd,里面就分了一大片RAM,再也没有其他的了,另外我从网上查到有人说,如果dsp正在运行,也会这样子,那么通过仿真器有什么办法能停止dsp运行么?

附官方cmd文件:

MEMORY
{
   SDRAM       : origin = 0x80000000,  len = 0x00010000
}

SECTIONS
{
        .vectors > SDRAM
        .text    > SDRAM

        .bss     > SDRAM
        .cinit   > SDRAM
        .const   > SDRAM
        .far     > SDRAM
        .stack   > SDRAM
        .cio     > SDRAM
        .sysmem  > SDRAM
}


我把8000 0000改成了0000 0000 因为对外扩RAM还不了解

astwyg

已经查明,这块板子DSP时钟需要FPGA做PLL提供,FPGA程序未加载导致上述错误

ltbytyn

astwyg 发表于 2014-5-20 14:22
我看了官方demo的cmd,里面就分了一大片RAM,再也没有其他的了,另外我从网上查到有人说,如果dsp正在运行,也 ...

那到不是，其实我开始说的是“IPRAM       : origin = 0x00020000,  len = 0x040000”
其中0x00040000~0x017f ffff是保留空间。所以你那样的设置肯定是有问题的。