电子工程世界-论坛»论坛 › 电子技术交流 › FPGA/CPLD › EE_FPGA学习乐园 › 静态时序分析与逻辑设计

阅 2617|回 4

98 帖子	0 TA的资源

一粒金砂（中级）

楼主

发表于2014-1-8 09:06 只看该作者

静态时序分析与逻辑设计 [复制链接]

这是有关静态时序分析方面的资料，欢迎有兴趣的人士下载阅读。

静态时序分析与逻辑设计.pdf

597.62 KB, 下载次数: 22

售价: 1 分芯积分 [记录]

比较不错的静态时序与逻辑设计方面的基础知识

此帖出自EE_FPGA学习乐园论坛

点评

melody881019

你有没有新的Quartus的时序约束资料啊？详情回复发表于 2014-5-8 14:09

FPGA培训 FPGA设计 verilog教程

mcza30

52 帖子	0 TA的资源

一粒金砂（中级）

板凳

发表于2014-4-12 10:54 只看该作者

学一下

此帖出自EE_FPGA学习乐园论坛

行胜于言

12 帖子	0 TA的资源

一粒金砂（初级）

4楼

发表于2014-4-12 13:04 只看该作者

haodongxi

此帖出自EE_FPGA学习乐园论坛

melody881019

13 帖子	0 TA的资源

一粒金砂（初级）

5楼

发表于2014-5-8 14:09 只看该作者

ll8884 发表于 2014-1-13 17:49
内容有点老了，包括max plusII的约束法

你有没有新的Quartus的时序约束资料啊？

此帖出自EE_FPGA学习乐园论坛

返回列表发新帖回复

活动更多>>

开源项目更多>>

随便看看

华为静态时序分析与逻辑设计.pdf
华为静态时序分析与逻辑设计.pdf
华为_静态时序分析与逻辑设计.pdf
华为_静态时序分析与逻辑设计.pdf
HAIS 100-P 电流互感器
[attach]864017[/attach][attach]864018[/attach]这是一个电流互感器，我看这手册有点不明白，手册中那个RL是什么意思？指的是Vout引脚必须要接一个>2K的电阻吗？还有这个Vref只测直流电流的情况下我可以直接接地吗和0V接一起。求解。
求助，新手进行PCB双层板设计如何修改铜皮
首家！国家汽车芯片质检中心成立
请教wince异常处理
谁能帮我确定下这个稳压芯片啊
TIVA C Launchpad使用心得之：软件开发包与CCS版本问题
欧洲航天局的总结报告--FPGA设计指南
stm32 定时器设定了输入捕获后还能用软件改变TI1的电平吗？

查找数据手册?

EEWorld Datasheet 技术支持

相关文章更多>>

“跨芯片”量子纠缠实现有助建构更强大的量子计算能力
IBM公司科学家实现了“跨芯片”量子纠缠——使两块“鹰”（Eagle）量子芯片成功纠缠在一起。每块量子芯片拥有127个量子比特，两块芯片共同完成了需要142个量子比特才能完成的计算任务。目前，单块芯
超声波贴片可持续无创监测血压
美国加州大学圣迭戈分校研究团队开发出一款创新性的可穿戴超声波贴片，可持续无创监测血压。这款设备首次在超过100位患者身上完成了严格的临床测试，标志着该领域的一个重要进展。相关研究发表于20日的《自然
欧洲三大芯片巨头，重新审视供应链
在上周刚刚举办的Electronica 2024 CEO圆桌论坛上，英飞凌，恩智浦以及意法半导体三家芯片巨头CEO齐亮相，三家CEO集体表达了对中美关系的担忧，同时三位也有一个共识，即中国在全球半导
消息称铠侠最快明天获上市批准，市值有望达 7500 亿日元
美国政府敲定对格芯 15 亿美元《CHIPS》法案补贴，支持后者提升在美产能
SK 海力士宣布量产全球最高的 321 层 1Tb TLC 4D NAND 闪存，计划 2025 上半年对外出货
UWB上车新花样，无线BMS也能用它？
填补国内空白！中国移动、华为等联合发布首颗GSE DPU芯片
三星电子 NRD-K 半导体研发综合体进机，将导入 ASML High NA EUV 光刻设备
苹果揭秘自研芯片成功原因：竞争对手没法用最新尖端技术

新帖速递

关闭

站长推荐

1/10

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版

用户热搜：

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

快速回复返回顶部返回列表

静态时序分析与逻辑设计 [复制链接]

最新回复

点评