[开源]基于FPGA串行乘法器的设计

k331922164

[开源]基于FPGA串行乘法器的设计 [复制链接]

乘法器.rar (2.24 KB, 下载次数: 38)

2013-12-30 18:30 上传

点击文件名下载附件
内含两代的串行乘法器

这次给大家分享两代的串行乘法器，在一些实时性要求不高的地方还是得用串行乘法器，比如DDS、频率计、相位测量仪的计算（频率或相位值）。第一代的乘法器的部分积是通过左移相加得到的，而第二代的部分积则是通过右移相加得到的。
通过对比，第二代更节省资源。

在32位乘32位的情况下，第一代乘法器需要消耗243个LEs，第二代乘法器则需要消耗226个LEs，而并行乘法器（LPM）要消耗1200个LEs。
运算耗时不变，执行一次乘法需要N+4个时钟，N是乘数B的位宽。



PS：调用quartus的乘法器LPM默认使用嵌入式乘法器（就是ASIC，在FPGA芯片固化了），所以综合出来几乎不消耗资源，
你也可以让它用LE实现乘法器，那是相当消耗资源的，因为是并行乘法器。

常见泽1

向楼主学习 我是FPGA初学者 对这些很不了解 希望楼主更加深入详细的讲解 谢谢

常见泽1

向楼主学习 我是FPGA初学者 对这些很不了解 希望楼主更加深入详细的讲解 谢谢

k331922164

你可以先看看《计算机组成原理》里面讲的原码一位乘法，就是我上面代码的功能。

chenzhufly

青城山下

请问楼主还有其他的程序资料吗，求参考参考

k331922164

青城山下 发表于 2014-8-19 16:14
请问楼主还有其他的程序资料吗，求参考参考

你可以访问我的空间啊

青城山下

k331922164 发表于 2014-9-1 11:47
你可以访问我的空间啊

谢谢楼主