来碰碰运气,坛子里面有没有做过载波同步的?

astwyg

来碰碰运气,坛子里面有没有做过载波同步的? [复制链接]

最近需要用FPGA做个数字接收机,载波同步上遇到点困难,恰逢楼主通信方面知识相当欠缺..资料什么的看了几天还是有些问题,整理一下发上来跟大家讨论下:

1.同相-正交环(costas环)能不能同时做锁频锁相?现在发现对信号加高斯白噪之后鉴相器(PD)的输出会比没有噪声有所上升,自己分析应该是噪声中包含额外的频率分量,但是鉴相器输出频率控制字升高会不会对环路有不良影响?这方面真正的工程都是怎么做的呢?

2.环路滤波器在真正的工程里面是怎么做的呢?看了些通信的教材,基本上没看懂,cnki的论文更是鱼龙混杂,居然还有说用CIC滤波器代替环路滤波器的..目前在用比例积分算法调一个二阶的环路滤波器,但是感觉就是在瞎蒙,也不知道收敛不收敛..求指点下正确的设计方法应该是怎么样.

3.混频之后的低通滤波器可以只用一个CIC滤波么?还是必须要加上FIR,因为我只做了一个二阶的CIC滤波器感觉效果还是不错的,但是不知道原理上是否正确.

最后就是求点靠谱的资料什么的,要是有那么一两个实际的工程可以共享出来参考参考什么的,那楼主必是感激涕零了

xiaoIN

听到Kdy呼叫，我来看看：

1.锁相环可以跟踪频率，加噪声后什么输出上升了没看明白。加噪声后一般鉴相输出结果信噪比随噪声增大而减小，但只要保证环路滤波后输出信噪比满足环路稳定跟踪条件即可实现环路稳定跟踪，环路抖动会变大，解调结果变差。
2.工程上锁相环就是混频+低通+鉴相+环路滤波+闭环控制就可以了
3.混频后一般就用CIC，我以前用一阶都没问题