【FPGA助学系列-12864显示的verilog实现】

白丁 · 2013-11-14 23:03 上传

【FPGA助学系列-12864显示的verilog实现】 [复制链接]

12864是手中比较常用的LCD显示屏。今天在助学板子上试一下12864，板子上没有12864的接口，需要自己设计一个。这里使用8根数据线加E、R/W、RS三根控制线。要输入显示的数据在此被设置为固定数值。

/*************************************************************
*************************************************************/
module lcd12864(
clock, //系统时钟输入
reset_n, //系统复位输入
//in_data, //输入的要显示的数据
LCD_RS, //LCD的寄存器选择输出信号
LCD_RW, //LCD的读、写操作选择输出信号
LCD_E, //LCD使能信号
lcd_data, //LCD的数据总线（不进行读操作，故为输出）
);
input clock;
input reset_n;
//input in_data;
output reg LCD_RS; //LCD的寄存器选择输出信号
output LCD_RW; //LCD的读、写操作选择输出信号
output LCD_E; //LCD使能信号
output reg [7:0]lcd_data; //LCD的数据总线（不进行读操作，故为输出）
reg [31:0] in_data = 32'd2294967296;
// wire [31:0] in_data;
reg clock_lcd; //LCD时钟信号
reg [15:0]cnt; // CLK频率为50MHz, 产生LCD时钟信号, 10Hz
always @(posedge clock or negedge reset_n)
begin
if (!reset_n)
begin
cnt <= 16'b0;clock_lcd <= 0;
end
else if(cnt == 49999)
begin
cnt <= 0;clock_lcd <= ~clock_lcd;
end
else cnt <= cnt +1'b1;
end
/*******************************************************************
*********************************************************************/
reg [8:0] state; //State Machine code
parameter IDLE = 9'b00000000; //初始状态，下一个状态为CLEAR
parameter SETFUNCTION = 9'b00000001; //功能设置：8位数据接口
parameter SETFUNCTION2 = 9'b00000010;
parameter SWITCHMODE = 9'b00000100; //显示开关控制：开显示，光标和闪烁关闭
parameter CLEAR = 9'b00001000; //清屏
parameter SETMODE = 9'b00010000; //输入方式设置：数据读写操作后，地址自动加一/画面不动
parameter SETDDRAM = 9'b00100000; //设置DDRAM的地址：第一行起始为0x80/第二行为0x90
parameter WRITERAM = 9'b01000000; //数据写入DDRAM相应的地址
parameter STOP = 9'b10000000; //LCD操作完毕，释放其控制
wire[7:0] disp_1,disp_2,disp_3,disp_4,disp_5,disp_6,disp_7,disp_8,disp_9,disp_10;
//+8'h30为转换为ASCII
assign disp_1 =in_data/32'd1000000000+8'h30;
assign disp_2 =in_data%32'd1000000000/32'd100000000+8'h30; //1011 1110 1011 1100 0010 0000 000
assign disp_3 =in_data%32'd100000000/32'd10000000+8'h30; //1001 1000 1001 0110 1000 0000
assign disp_4 =in_data%32'd10000000/32'd1000000+8'h30; //1111 0100 0010 0100 0000
assign disp_5 =in_data%32'd1000000/32'd100000+8'h30; //1100 0011 0101 0000 0
assign disp_6 =in_data%32'd100000/32'd10000+8'h30; //1001 1100 0100 00
assign disp_7 =in_data%32'd10000/32'd1000+8'h30;
assign disp_8 =in_data%32'd1000/32'd100+8'h30;
assign disp_9 =in_data%32'd100/32'd10+8'h30;
assign disp_10 =in_data%32'd10+8'h30;
reg flag; //标志位，LCD操作完毕为0
reg [5:0] char_cnt;
reg [7:0] data_disp;
assign LCD_RW = 1'b0; //没有读操作，R/W信号始终为低电平
assign LCD_E = (flag == 1)?clock_lcd:1'b0; //E信号出现高电平以及下降沿的时刻与LCD时钟相同
always @(posedge clock_lcd or negedge reset_n) //只有在写数据操作时，RS信号才为高电平，其余为低电平
begin
if(!reset_n)
LCD_RS <= 1'b0;
else if(state == WRITERAM) //写数据
LCD_RS <= 1'b1;
else
LCD_RS <= 1'b0; //写指令
end
/**************************************************************************
// State Machine
**************************************************************************/
always @(posedge clock_lcd or negedge reset_n)
begin
if(!reset_n)
begin
state <= IDLE;
lcd_data <= 8'bzzzzzzzz;
char_cnt <= 5'b0;
flag <= 1'b1;
end
else
begin
case(state)
IDLE:
begin
state <= SETFUNCTION;
lcd_data <= 8'bzzzzzzzz;
end
SETFUNCTION:
begin
state <= SETFUNCTION2;
lcd_data <= 8'h30; // 8-bit 控制界面，基本指令集动作
end
SETFUNCTION2:
begin
state <= SWITCHMODE;
lcd_data <= 8'h30; // 清屏
end
SWITCHMODE:
begin
state <= CLEAR;
lcd_data <= 8'h0c; // 显示开关：开显示，光标和闪烁关闭
end
CLEAR:
begin
state <= SETMODE;
lcd_data <= 8'h01;
end
SETMODE:
begin
state <= SETDDRAM;
lcd_data <= 8'h06; // 输入方式设置: 数据读写后，地址自动加1，画面不动
end
SETDDRAM:
begin
state <= WRITERAM;
if(char_cnt == 0) //如果显示的是第一个字符，则设置第一行的首字符地址
begin
lcd_data <= 8'h80; //Line1
end
else if(char_cnt ==16)//第二次设置时，是设置第二行的首字符地址
begin
lcd_data <= 8'h90;
end
else if(char_cnt == 32)
begin
lcd_data <= 8'h88;
end
else if(char_cnt == 48)
begin
lcd_data <= 8'h98;
end
end
WRITERAM:
begin
if(char_cnt <= 15)
begin
char_cnt <= char_cnt + 1'b1;
lcd_data <= data_disp;
if( char_cnt == 15 )
state <= SETDDRAM;
else
state <= WRITERAM;
end
else if( char_cnt >= 16 && char_cnt <= 31)
begin
lcd_data <= data_disp;
state <= WRITERAM;
char_cnt <= char_cnt + 1'b1;
if( char_cnt == 31 ) //返回SETDDRAM修改写地址
state <= SETDDRAM;
else
state <= WRITERAM; //
end
else if(char_cnt >= 32 && char_cnt <= 47)
begin
lcd_data <= data_disp;
state <= WRITERAM;
char_cnt <= char_cnt + 1'b1;
if( char_cnt == 47 )
state <= SETDDRAM;
else
state <= WRITERAM;
end
else if(char_cnt >= 48 && char_cnt <= 63)
begin
lcd_data <= data_disp;
state <= WRITERAM;
char_cnt <= char_cnt + 1'b1;
if( char_cnt == 63 )
state <= SETDDRAM;
else
state <= WRITERAM;
end
end
STOP: state <= STOP;
default: state <= IDLE;
endcase
end
end
always @(char_cnt) //输出的字符
begin
case (char_cnt)
6'd0: data_disp <= 8'h20;
6'd1: data_disp <= 8'h20; //
6'd2: data_disp <= 8'hB5;
6'd3: data_disp <= 8'hE7; //
6'd4: data_disp <= 8'hD7;
6'd5: data_disp <= 8'hD3; //
6'd6: data_disp <= 8'hB9;
6'd7: data_disp <= 8'hA4; //
6'd8: data_disp <= 8'hB3;
6'd9: data_disp <= 8'hCC;
6'd10: data_disp <= 8'hCA;
6'd11: data_disp <= 8'hC0;
6'd12: data_disp <= 8'hBD;
6'd13: data_disp <= 8'hE7;
6'd14: data_disp <= 8'h20;
6'd15: data_disp <= 8'h20;
6'd16: data_disp <= 1;
6'd17: data_disp <= 1;
6'd18: data_disp <= 1;
6'd19: data_disp <= 1;
6'd20: data_disp <= "E";
6'd21: data_disp <= "E";
6'd22: data_disp <= "W";
6'd23: data_disp <= "O";
6'd24: data_disp <= "R";
6'd25: data_disp <= "L";
6'd26: data_disp <= "D";
6'd27: data_disp <= 1;
6'd28: data_disp <= 1;
6'd29: data_disp <= 1;
6'd30: data_disp <= 1;
6'd31: data_disp <= 1;
6'd32: data_disp <= "F";
6'd33: data_disp <= "P";
6'd34: data_disp <= "G";
6'd35: data_disp <= "A";
6'd36: data_disp <= 8'hD6;
6'd37: data_disp <= 8'hFA;
6'd38: data_disp <= 8'hD1;
6'd39: data_disp <= 8'hA7;
6'd40: data_disp <= 8'hCF;
6'd41: data_disp <= 8'hB5;
6'd42: data_disp <= 8'hC1;
6'd43: data_disp <= 8'hD0;
6'd44: data_disp <= 8'h20;
6'd45: data_disp <= 8'h20;
6'd46: data_disp <= 8'h20;
6'd47: data_disp <= 8'h20;
6'd48: data_disp <= disp_1;
6'd49: data_disp <= disp_2; //
6'd50: data_disp <= disp_3;
6'd51: data_disp <= disp_4;
6'd52: data_disp <= disp_5;
6'd53: data_disp <= disp_6;
6'd54: data_disp <= disp_7;
6'd55: data_disp <= disp_8;
6'd56: data_disp <= disp_9;
6'd57: data_disp <= disp_10;
6'd58: data_disp <= 8'h20;
6'd59: data_disp <= 8'h20;
6'd60: data_disp <= 8'h20;
6'd61: data_disp <= 8'h20;
6'd62: data_disp <= 8'h20;
6'd63: data_disp <= 8'h20;
//default : data_disp <= 8'd20;
endcase
end
endmodule

复制代码

[ 本帖最后由白丁于 2013-11-14 23:03 编辑 ]

ltbytyn · 发表于2013-11-15 12:32

果断收藏，好东西啊，等忙完了，试试FPGA驱动12864.

gwj221 · 发表于2013-11-15 17:26

挺牛逼了楼主

k331922164 · 发表于2013-11-15 18:21

其实这样显示，很不方便的。
就是说如果现在显示的是“EEWOLD”，要把它转为HELLO！，就要改六次（分别是六行代码的字符）。
不像C语言那样，定义字符数组，一次改好。

白丁 · 发表于2013-11-15 18:51

那就定义字符串，按位显示

k331922164 · 发表于2013-11-15 18:55

在这里，verilog比VHDL方便，有隐式的类型转换，VHDL要自己写个函数。

deweyled · 发表于2013-11-15 23:06

提供一个思路。

用户显示需求 <-> 双口RAM <-> 12864控制逻辑 <-> 12864

这样代码就有实用意义了。

白丁 · 发表于2013-11-15 23:07

非常感谢提供思路

kdy · 发表于2013-11-16 00:14

经典的显示思路！发挥FPGA的绝对优势！！
用户显示需求（API） <-> 双口RAM 12864控制逻辑（HAL Drivers） <-> 12864（HardWare）
赞一个！！

why198729 · 发表于2013-11-17 21:25

why198729 · 发表于2013-11-17 21:25

chenzhufly · 发表于2013-11-17 23:19

写的不错

但还是要注意发挥fpga的长处哦

chenzhufly · 发表于2013-11-17 23:21

kdy给的思路非常好，这就是所谓的方法和思路，往往比具体的实现更有价值

xubeiping0930 · 发表于2013-11-25 00:47

想法很好不晓得实际怎么样

el756 · 发表于2013-12-10 09:48

学习了，，fpga还没入门

wanghui9010 · 发表于2013-12-14 10:32

swustlx86 · 发表于2013-12-26 12:36

好东西支持一下

sgp

很稳定！！为了让自己写的代码运行稳定应注意哪些基本事项呢

xianbinrao

KANKAN

springvirus

跟着楼主学习了，刚开始接触VHDL，EP1C6~~

【FPGA助学系列-12864显示的verilog实现】 [复制链接]

最新回复

赞赏

点评

回复 4楼k331922164 的帖子

点评

回复 5楼白丁的帖子

点评

点评

回复 7楼deweyled 的帖子

FPGA 12864

回复 6楼k331922164 的帖子

浏览过的版块

荣誉会员勋章

测评达人

【FPGA助学系列-12864显示的verilog实现】 [复制链接]

最新回复

赞赏

点评

回复 4楼k331922164 的帖子

点评

回复 5楼白丁 的帖子

点评

点评

回复 7楼deweyled 的帖子

FPGA 12864

回复 6楼k331922164 的帖子

浏览过的版块

荣誉会员勋章

测评达人

回复 5楼白丁的帖子