2233|0

1

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

求助!VHDL 实现简易自动售货机 [复制链接]

要用VHDL实现简易的自动售货机
仿真时发现信号 MONEY 是未知的。刚学VHDL 很多都不会,花了很多时间最后能编译了,但还是有问题。求好心人抽空看下,谢谢了
程序如下:
library ieee;
use ieee.std_logic_1164.all ;

entity vending_machine is
        Port(       
                        x,y,z,clk: in std_logic;
                        test: out integer range 0 to 100;
                        water,change: out std_logic);
end entity;
architecture design of vending_machine is
        type state_name is (waiting, A,B,C,SET);
        signal current_state, next_state: state_name;
        signal money : integer range 0 to 200:=0;
        begin
        process(clk)
        begin
        if clk='1' and clk'event then
        current_state<=next_state;
        end if;
        end process;
       
       
process(x,y,z)
variable temp: integer range 0 to 100:=0;
begin
       
if x ='1' then
money <= money+25;
elsif y ='1' then
money <= money+10;
elsif z ='1' then
money <= money+5;
ELSE money<=money;
end if ;

end process;
       
        process(x,y,z,current_state)
       
        begin
       
        case current_state is
when waiting =>
                if x ='1' then
               
                next_state <=A;
                elsif y ='1' then
               
                next_state <=B;
               
                elsif z ='1'then
               
                next_state <=C;
               
           else if money>75 then
               
                next_state<=SET;
                else next_state<=waiting;
                end if;
                end if;
when A=>
               
                next_state<=waiting;
                when B=>
               
                next_state<=waiting;
                when C=>
               
                next_state<=waiting;
       
        when others=>
                next_state<=waiting;       
                end case;
end process;

process(current_state)
variable temp: integer range 0 to 100:=1;
                begin
       
                case current_state is
                        when waiting =>
                       
                        water<='0';
                        change<='0';
                        test<=money;
                        when A=>
                        water<='0';
                        change<='0';
                        test<=1;
                        when B=>
                        water<='0';
                        change<='0';
                        test<=2;
                        when C=>
                        water<='0';
                        change<='0';
                        test<=3;
                        when others=>
                        water<='1';
                       
                        change<='1';
                        test<=money;
                       
                        end case;
                        end process;
                        end design;
此帖出自FPGA/CPLD论坛
点赞 关注
 

回复
举报
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表