8855|3

17

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

谁做过测试性设计和测试顺序分析? [复制链接]

电路设计时如何优化预留的测试点呢?
此帖出自FPGA/CPLD论坛

最新回复

在一些需要调整的地方或要有输入测试信号的地方~~  详情 回复 发表于 2007-8-27 22:35
点赞 关注
 

回复
举报

173

帖子

0

TA的资源

一粒金砂(高级)

沙发
 

回复:谁做过测试性设计和测试顺序分析?

测试点的优化有时候也要根据你的线路板布局来做的,要本着方便的原则来设计测试点。一般不要把测试点放在直插元件的中间等等。
此帖出自FPGA/CPLD论坛
 
 

回复

1759

帖子

0

TA的资源

裸片初长成(高级)

板凳
 

回复:谁做过测试性设计和测试顺序分析?

一般放在便于测试的地方
此帖出自FPGA/CPLD论坛
个人签名南京璞晓电子   www.cpx0.com需要
msn:njlianjian@hotmail.com
 
 
 

回复

1583

帖子

0

TA的资源

五彩晶圆(高级)

4
 

回复:谁做过测试性设计和测试顺序分析?

在一些需要调整的地方或要有输入测试信号的地方~~
此帖出自FPGA/CPLD论坛
个人签名
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表