4849|15

2453

帖子

19

TA的资源

五彩晶圆(中级)

楼主
 

微弱信号测量的PCB布线的探讨 [复制链接]

微弱信号测量的PCB布线(运放,AD,DA,基准)(μV甚至nV级),能不能把基准单独铺一层(4层板)。

这样做能够降低基准的压降?还是把环境中的干扰引入基准?

谢谢各位
此帖出自PCB设计论坛

最新回复

再跟你强调一下: 微弱信号电路中,AD基准根本不是要点,重要的是高增益放大通道。  详情 回复 发表于 2013-9-20 19:50
点赞 关注
 

回复
举报

1万

帖子

139

TA的资源

版主

沙发
 
当然可以,但通常不必如此,独占一层还能满足布线密度要求的话说明未必需要4层板。微小信号的PCB设计很讲究,使用4层板有好处,但也不是用了4层板就可以随便布局走线,关键是要处理好系统内电磁辐射源的隔离和抑制设计。
至于“降低压降”一说是不正确的,电压基准需要的是稳定,即使有压降,只要压降是恒定的就没关系,事实上,有时基准源是需要分压后再用的。
关于基准源的受干扰问题,当然要尽力避免,基准源要靠近AD布局,走线也要尽量短直,能少用过孔就尽量少用,
此帖出自PCB设计论坛

点评

我是这样考虑的。因为似乎模拟器件的供电AVCC走线长一点,多拐了几道弯,多用了几个过孔影响似乎不是很大,甚至有些场合为了滤波的效果还在电源走线中串入电感或电阻构成π型网络。而对于基准,阻抗越大。温度不一样  详情 回复 发表于 2013-9-18 17:24
继续请教。请楼上提建议 [ 本帖最后由 zca123 于 2013-9-18 16:55 编辑 ]  详情 回复 发表于 2013-9-18 16:53
个人签名上传了一些书籍资料,也许有你想要的:https://download.eeworld.com.cn/user/chunyang
 
 

回复

2453

帖子

19

TA的资源

五彩晶圆(中级)

板凳
 

回复 沙发chunyang 的帖子

继续请教。请楼上提建议






[ 本帖最后由 zca123 于 2013-9-18 16:55 编辑 ]
此帖出自PCB设计论坛
 
 
 

回复

2453

帖子

19

TA的资源

五彩晶圆(中级)

4
 
走线密度确实不大。但是为了更好的去耦,用了四层板。分别是模拟部分是:信号层-模拟地层-基准层-信号层。
数字部分是右下角,只有个430,用于控制AD和DA。分别是:信号层-数字地-3.3V-信号层
左边是电源。

在基准的附近把两个地共在一起(R501).
此帖出自PCB设计论坛
 
 
 

回复

2453

帖子

19

TA的资源

五彩晶圆(中级)

5
 

回复 沙发chunyang 的帖子

我是这样考虑的。因为似乎模拟器件的供电AVCC走线长一点,多拐了几道弯,多用了几个过孔影响似乎不是很大,甚至有些场合为了滤波的效果还在电源走线中串入电感或电阻构成π型网络。而对于基准,阻抗越大。温度不一样,热电动势和电流产生的压降不一致就越严重。就会导致ADC和DAC输入端基准对温度敏感。不知道我的理解对不对?

另整个板子放入铝壳中,用电池供电
此帖出自PCB设计论坛

点评

你的理解有问题,似是而非。电源线在可能的前提下还是要尽量缩短,不论数字电路还是模拟电路,串入滤波去耦器件并不能等效于电源回路的长度加长,电源回路过长的问题在于容易耦合受扰,而去耦器件的引入则是必须的。  详情 回复 发表于 2013-9-19 19:49
 
 
 

回复

2万

帖子

340

TA的资源

版主

6
 
走线确实不是很密,不知道是否非要用4层板,,
运放,AD,DA等之类的对电源要求要平稳、纹波小,弱小信号部分要尽量远离功率器件,这个楼主应该知道。对散热必须在器件布局时就必须进行特殊考虑,比如,根据外壳结构,通风口,器件高度,空气对流等等,,

并且看所布的板子,器件布局不是很密,,
一般走线它尽可能地短,基准源要靠近AD布局,功率信号和小信号器件要分开这是常规
此帖出自PCB设计论坛

点评

用四层板是想减少干扰,不知道这样是否反而带来了干扰?不用四层板如果更好的话肯定不用,并且中间两层完全没有走线。 我看到基本所有仪器,安捷伦、泰克也好。基准源子板都是未覆铜的(双层板)不知道是否是因为  详情 回复 发表于 2013-9-18 18:16
 
 
 

回复

2453

帖子

19

TA的资源

五彩晶圆(中级)

7
 

回复 6楼qwqwqw2088 的帖子

用四层板是想减少干扰,不知道这样是否反而带来了干扰?不用四层板如果更好的话肯定不用,并且中间两层完全没有走线。

我看到基本所有仪器,安捷伦、泰克也好。基准源子板都是未覆铜的(双层板)不知道是否是因为①减少漏电②覆铜充当了“天线”接收环境电磁干扰?

为了减少电源纹波,在芯片的电源管脚处用低ESR的CBB电容滤波,第二层铺地也是出于增强电容滤波效果。

功率器件都放在了左边,在电源芯片附件也打了孔,挖了槽,防止热量串过来。其实系统的整体电流应该不到10mA.发热也不大。


由于用了金属箔电阻和金属膜电阻,都是直插的,有点大。用了4个运放,2个DA,一个AD,要想把其中的模拟地和基准都靠在一起有点困难,也不敢走线隔得太近。所以才想铺了大面积的地和基准。但是这样可能弄巧成拙了。
此帖出自PCB设计论坛
 
 
 

回复

2万

帖子

340

TA的资源

版主

8
 
微弱信号尽量避免大面积覆铜
此帖出自PCB设计论坛

点评

纠结啊。我也听过有这么一说,但是具体原因不清楚。所以我也没有在顶层和底层覆铜。但是表面覆铜和铺地层/电源层不知道是不是一样的效果。在凌特(貌似是他们家)的DAC的手册上在讲布局和布线的时候,最后总结性的说  详情 回复 发表于 2013-9-18 20:46
 
 
 

回复

2453

帖子

19

TA的资源

五彩晶圆(中级)

9
 

回复 8楼qwqwqw2088 的帖子

纠结啊。我也听过有这么一说,但是具体原因不清楚。所以我也没有在顶层和底层覆铜。但是表面覆铜和铺地层/电源层不知道是不是一样的效果。在凌特(貌似是他们家)的DAC的手册上在讲布局和布线的时候,最后总结性的说了一句:只有四层板才能最大限度的发挥其性能(一时找不到出自哪个器件的手册了)。摘一段2641的:

A useful technique for minimizing errors is to use a separate board layer for power ground return connections, and reserve one ground plane layer for low current “signal” GND connec-tions.

上传一份ADI的中文应用笔记虽然翻译得很不通顺。但是其中讲了一些鲜为人知的观点,比如说:ADC和DAC器件上的DGND和AGND都要统统接入模拟地,这个一般人都是各接各的。在这份很诡异的应用笔记通篇都在说要铺一层地。我做成4层板也是受了他的影响。

实现数据转换器的接地并解开“AGND”和“DGND”的谜团.pdf (991.98 KB, 下载次数: 44)

在我的应用中,最终的输出的参考地是基准的2.5V。从而实现正负极性的输出。

[ 本帖最后由 zca123 于 2013-9-18 20:49 编辑 ]
此帖出自PCB设计论坛
 
 
 

回复

1万

帖子

25

TA的资源

裸片初长成(高级)

10
 
正象二楼所说,有压降不怕,只要稳、只要没有干扰。

楼主的分层基本是合理 的,在铺地上,最好留下可以下刀的地方,以便调试时使用。

干扰始终是存在的,模拟与模拟之间、数字与模拟之间,都会有干扰的。具体怎么做,谁也给不出正确的答案。

我第一次深刻理解干扰时,是一个元件在PCB上旋转90度后,通讯距离就突然拉大了近十倍。
此帖出自PCB设计论坛

点评

谢谢。之前做过一版,发现噪声看上去倒是不大。用的34401A测的。因为34401内部用的LM399做基准,0.1HZ~10HZ的噪声有好几个μV,比我用的基准噪声大。万用表在处理的时候应该做过数字滤波的,总之无法评估噪声。但是  详情 回复 发表于 2013-9-18 22:35
 
 
 

回复

2453

帖子

19

TA的资源

五彩晶圆(中级)

11
 

回复 10楼dontium 的帖子

谢谢。之前做过一版,发现噪声看上去倒是不大。用的34401A测的。因为34401内部用的LM399做基准,0.1HZ~10HZ的噪声有好几个μV,比我用的基准噪声大。万用表在处理的时候应该做过数字滤波的,总之无法评估噪声。但是飘移就比较严重了,一方面是电阻温漂太大。另一方面在PCB布局布线上是否能够优化。所以来向各位取经。一个比较棘手的问题是,铺地和铺基准到底是好是坏?
此帖出自PCB设计论坛
 
 
 

回复

2453

帖子

19

TA的资源

五彩晶圆(中级)

12
 
这是之前测的一组数据,24位ADC的读值。发现噪声比较大。后来发现这样的测试方法行不通。因为ADC在测直流信号的时候达不到标称位数。此AD虽有24位,但是直流有效位数不到20位。加上电源箱干扰,未加屏蔽罩,未隔离气流导致等因素。噪声还是可以接受的。但是漂移是比较可怕的。有没有什么好主意?

(四十分钟)

QQ截图20130904143749.png (31.21 KB, 下载次数: 0)

QQ截图20130904143749.png
此帖出自PCB设计论坛
 
 
 

回复

1万

帖子

139

TA的资源

版主

13
 

回复 5楼zca123 的帖子

你的理解有问题,似是而非。电源线在可能的前提下还是要尽量缩短,不论数字电路还是模拟电路,串入滤波去耦器件并不能等效于电源回路的长度加长,电源回路过长的问题在于容易耦合受扰,而去耦器件的引入则是必须的。至于温度问题则是完全不同的问题,基准是应该远离发热器件,但关键的还是热稳定,这跟布线尺寸无关。
此帖出自PCB设计论坛

点评

恩。问题的关键是四层板中的中间层除了铺地层以外。铺电源层好,还是铺基准层好,还是都不要铺。走线短肯定受干扰小。电源相对于基准,影响具有更加强大的带负载能力,驱动能力,负载调节率?所以我觉得是否可以把第  详情 回复 发表于 2013-9-19 21:02
个人签名上传了一些书籍资料,也许有你想要的:https://download.eeworld.com.cn/user/chunyang
 
 
 

回复

2453

帖子

19

TA的资源

五彩晶圆(中级)

14
 

回复 13楼chunyang 的帖子

恩。问题的关键是四层板中的中间层除了铺地层以外。铺电源层好,还是铺基准层好,还是都不要铺。走线短肯定受干扰小。电源相对于基准,影响具有更加强大的带负载能力,驱动能力,负载调节率?所以我觉得是否可以把第3层铺基准?取代电源层是系统更脆弱还是更稳定?
此帖出自PCB设计论坛

点评

没有“基准层”这样的说法,PCB中的所谓“层”特指主要布设某些特性或连接的层,电源层、地层都是大面积覆盖的,本身具有电气阻抗低且能够屏蔽部分电磁辐射干扰。使用多层板的前提下,电源层和底层应尽量使用。 关  详情 回复 发表于 2013-9-20 19:48
 
 
 

回复

1万

帖子

139

TA的资源

版主

15
 

回复 14楼zca123 的帖子

没有“基准层”这样的说法,PCB中的所谓“层”特指主要布设某些特性或连接的层,电源层、地层都是大面积覆盖的,本身具有电气阻抗低且能够屏蔽部分电磁辐射干扰。使用多层板的前提下,电源层和底层应尽量使用。
关于基准,你的“担心”并未集中在应该的地方,有关概念更是模糊,而要点我已在前帖中提过。
此帖出自PCB设计论坛

赞赏

1

查看全部赞赏

个人签名上传了一些书籍资料,也许有你想要的:https://download.eeworld.com.cn/user/chunyang
 
 
 

回复

1万

帖子

139

TA的资源

版主

16
 
再跟你强调一下:
微弱信号电路中,AD基准根本不是要点,重要的是高增益放大通道。
此帖出自PCB设计论坛
个人签名上传了一些书籍资料,也许有你想要的:https://download.eeworld.com.cn/user/chunyang
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表