DDR3 IP核例化求指导

robertslyh

DDR3 IP核例化求指导 [复制链接]

原理图上有3个DDR3颗粒，其中两个输出16位数据，余下的一个输出8位数据。这3个DDR3是共用地址线还有控制信号。
想知道在例化的时候应该怎么设置，特别是数据位。我这里用的是Altera DDR3 IP core with uniPHY，硬核有MPFE。是直接把输出数据位设成40位（使能ECC），还是说需要通过MPFE设置3个port来控制三个DDR3颗粒？
刚开始做，不是很清楚，求大家帮助啊！
谢谢大家！

hunansunjianjun

如果你的数据是32bits  还需要做ECC校验，那这三个片子并联一起用，生成IP就把数据位宽设置成32位就行了啊

kdy

应该是：直接把输出数据位设成40位（使能ECC） 这种情况。

Altera的例化不是很熟悉，但从你描述的原理图是ECC的用法

[ 本帖最后由 kdy 于 2013-8-7 17:26 编辑 ]