问题和总结 FPGA(cyclone4)开发板心得第08贴

astwyg

问题和总结 FPGA(cyclone4)开发板心得第08贴 [复制链接]

板子到手半个多月了吧.时间真快.
感觉kdy及众多坛友近期受益匪浅,下周二考完学生时代最后一门课就要分配出去实习了.故选择回购了开发板.希望之后的同学踊跃参加活动.

拿到板子开始学习之后遇到不少问题,基本上都已经解决了,遗留的主要有两个,希望后面参加活动的同学能参考.如果能解决那真是对我莫大的慰藉

1.NIOS IDE ->run有时候报错(请注意是有时候!有时候原样不动,过一会就能下载了):


请不要相信度娘说的什么PLL配置错误,就算不配置PLL照样这样..引起这个问题的原因是:


这个消息闪一下就没了,报错之后控制台里面就没有了.只能用截图的方法保存下来.找了点资料看了看,有两个可以参考:
http://mmqm.spaces.eepw.com.cn/articles/article/item/93805
http://luonaihao.i.sohu.com/blog/view/168179197.htm

临近期末杂事太多.没用示波器看引脚电平变化.所以还不能确定是软件还是硬件原因
另外,我尝试过使用其他的JTAG下载线,也是这样.

2.稍微改了下频率计,还是检测不出kHz以上的信号,这个显然是软件问题了(奈何我verilog水平实在不过关啊...).希望之后的同学能做出来一个供我学习学习



其他的问题或建议如下:
1.原理图请修改为使用器件EPCS4,现在的原理图是EPCS16
2.原理图建议将插线座IO口和芯片IO口编号对应,现在的找起来有点费劲
3.我这块板子上的PL2303在xp(试了两种驱动)和win7(试了不少于5种驱动)下都无法驱动.之前我这边做东西用CH(HL)340比较多,感觉还是比较稳定的.但是也可能是我板子上的这一片pl2303个例情况.故仅供参考
4.插排线接头质量太差,收货就有一个插头的卡子折了,我已经粘好

kdy

1、 感谢astwyg同学的大力支持，插排的问题已经在第二版中彻底搞定了，因为取消了插排 ，原因也是质量有问题，另外邮寄不方便。
2、欢迎随时回来逛逛，提提建议，保持关注，帮助我们越做越好！
3、其余几个问题都在第二个版本中得到了改进，比如USB芯片升级成WCH的CH340等。
等活动结束后如果astwyg同学仍然是积极分子中排名靠前的话，会送上奖品一份！

kdy

根据其他网友反馈，好像这种情况没有出现!还有没有联系的网友可以确认一下。
如果按照链接中的说法很可能是焊接问题。但不知道不包含SDRAM时能否正确使用？楼主试过吗？ 确实有个问题就是SDRAM的DM管脚没有连接到FPGA，不知会不会引起这个问题？
板子邮回来我试一下，作为故障记录呵呵！对astwyg 认真负责的态度赞一个！！

[ 本帖最后由 kdy 于 2013-7-4 22:30 编辑 ]