阅 2477|回 0

6 帖子	0 TA的资源

发表于2013-4-21 10:22 只看该作者

XTALIN的管脚分配问题。求教！！ [复制链接]

用CY7C68013A和FPGA联合做数据传输的时候,采取的是FIFO模式，但不知道XTALIN应该怎么接，特别是管脚分配的时候应该怎么办，是一定要接吗？

点赞关注

开源项目更多>>

随便看看

查找数据手册?

EEWorld Datasheet 技术支持

相关文章更多>>

蔚来ET9搭载艾迈斯欧司朗智能多像素LED产品EVIYOS HD 25
全球光学解决方案供应商艾迈斯欧司朗（SIX：AMS）今日宣布，艾迈斯欧司朗智能多像素LED产品EVIYOS HD 25成功应用于智能电动行政旗舰蔚来ET9。凭借高分辨率、高光效、超大照射范围、像素独
能生产3nm！中科院成功研发全固态DUV光源技术：完全不同于ASML
3月25日消息，据悉，中国科学院成功研发除了突破性的固态DUV(深紫外)激光，可发射193nm的相干光，与目前主流的DUV曝光波长一致，能将半导体工艺推进至3nm。据悉，ASML、佳能、尼康的DU
高通在全球三大洲投诉ARM垄断
北京时间3月26日，据彭博社报道，高通公司已在全球范围内针对芯片设计公司ARM发起了一场反垄断行动。目前，这两家长期合作伙伴正在计算设备半导体市场争夺优势。据知情人士透露，高通在与全球三大洲监管机
深度解析：英飞凌如何登顶全球MCU榜首
苹果首款折叠屏手机命名iPhone Ultra
中国研发1.5Kg小型机器人可在万米深海游泳
消息称比亚迪汽车自研“端到端城区智驾”年内量产
消息称韩国 AI 芯片企业 FuriosaAI 拒绝 Meta 八亿美元收购要约
海光无解AMD 1044漏洞？谣言！