若贝软件是一款全新的芯片设计仿真工具。该软件是先进的图形化与代码设计相融合的设计工具,同时具备Verilog编译仿真和波形分析,可以实现各种系统的设计,仿真和测试。软件生成标准的Verilog代码,可以直接与各种EDA工具相融合。界面美观,简洁,15分钟就可以熟悉软件的操作,对比其他大型复杂软件,可以节省很多时间来实现同样的功能。 若贝软件特点: - 拥有非常友好而简洁的操作界面,让用户15分钟内上手。
- 提供基于界面的代码生成功能,可以减少输入中的错误和加速开发,同时也提供集成的代码输入环境,允许用户输入复杂的verilog算法。
- 可以让用户随时随地的进行创意的FPGA设计。若贝是跨平台的软件,目前发布了Windows, Linux, Mac OS 和 Android上的版本。同时它也是第一个可以在嵌入式平台上设计和仿真FPGA的工具。
- 若贝是世界上最直观的芯片设计工具,拥有全新的设计理念。
- 若贝的波形分析工具简洁而又有效,相邻的波形自动用不同的颜色进行区别。
- 提供引脚分配,设计,仿真通用一套设计界面。
|