自己写的CPLD作为DSP外设读写数据的程序代码，请高手看看哪有问题

happysee

自己写的CPLD作为DSP外设读写数据的程序代码，请高手看看哪有问题 [复制链接]

CPLD作为DSP外设时，DSP把数据放在IO空间，CPLD读取数据，根据相应的地址和信息控制外设工作的程序。自己编写了一段程序，但烧进CPLD后，DSP无法工作，请高手看看哪有问题

module project6(DATA,CLK,ADDLED,LED);
input [7:0]DATA;                                                    //从DSP的IO空间读取的数据
input CLK;                                                             //时钟信号
output [5:0]ADDLED;                                          //需要读取的DSP的IO空间的地址
output [7:0]LED;                                                  //与CPLD相连的8个发光二极管
reg [7:0]LED;
reg [5:0]ADDLED;
reg [9:0]BUFFER;
reg [3:0]STATUS;



always@(posedge CLK)
begin
  BUFFER<=BUFFER+1'b1;
  if(BUFFER==10'b1111111111)
  begin

  STATUS<=STATUS+1'b1;
  if(STATUS==4'b1001)
  STATUS<=0;
  end
  
end

always@(STATUS)
begin
  ADDLED=6'b010000;
  case(DATA)
    8'b01111111:LED=8'b01111111;
    8'b10111111:LED=8'b10111111;
    8'b11011111:LED=8'b11011111;
    8'b11101111:LED=8'b11101111;
    8'b11110111:LED=8'b11110111;
    8'b11111011:LED=8'b11111011;
    8'b11111101:LED=8'b11111101;
    8'b11111110:LED=8'b11111110;
   
    default:LED=8'b11111111;

endcase

end
endmodule

eeleader

难道DSP就数据、地址和时钟信号吗？
没有读、写和片选等控制信号吗？

qiuhanqing01

需要读写信号控制的，这个读写还是比较简单的，FPGA只要根据DSP总线的时序进行边解码就可以

[ 本帖最后由 qiuhanqing01 于 2012-10-25 07:10 编辑 ]

happysee

非常感谢回复，再次请问，我查了下书，读写、片选信号都是DSP发出的，我理解为，对应DSP的程序中是不是要相应的对XWE引脚（读写）和XZCS0AND1引脚（片选）输出信号的高低电平进行控制？但我没查到如何控制，不知道是如何控制的（是通过寄存器么）？此外，我写的CPLD程序是不是还需要对对应的引脚送过来的信号进行判断？盼回复，再次感谢。

eeleader

不需要单独控制，只要在DSP中操作总线，DSP自动发出相应的读写控制信号。

happysee

那请问，CPLD程序中还需不需要对DSP对应的XWE引脚（读写）和XZCS0AND1引脚（片选）送过来的信号进行判断识别？我个人感觉不需要，因为CPLD没有反馈给DSP，只是读取数据啊。

yougulanzhi

您好，请问楼主的问题最后是怎么解决的？cpld是怎么去识别识别dsp的地址信号的？？？

soso

yougulanzhi 发表于 2015-4-16 09:01
您好，请问楼主的问题最后是怎么解决的？cpld是怎么去识别识别dsp的地址信号的？？？

建议楼主单独提问，这样被回复的机会比较大。

提问快速得到解决的方法，必读：
https://bbs.eeworld.com.cn/thread-285667-1-1.html  
https://bbs.eeworld.com.cn/thread-95483-1-1.html