STM32的定时器能否实现8位并行SPI时序，详细描述见贴。

wuyiduan

STM32的定时器能否实现8位并行SPI时序，详细描述见贴。 [复制链接]

一个管脚输出占空比可调的方波，不输出时为高电平，每次输出8个负脉冲，输出完8个后又变成高电平。

在输出每个脉冲的下降沿触发DMA把内存中的8个字节送到一个完整的端口，比如PB0~7，并且要求在上升沿到来之前到达端口引脚，并且保持电平稳定。

8个下降沿触发8次DMA把8个字节自动送到PB，8个上升沿把8个字节以SPI的时序打出去。

方波的频率可以到达4M左右，DMA的速度也要跟上上升沿的速度。

每次传完8个字节后，停止方波，直到下次人为启动。

使用外部总线的读写时序可以实现这功能，但是外部总线的封装一般在100脚以上。

请问STM32的定时器能否实现这一功能？

huo_hu

逻辑肯定可行，只是4M还可调比较难。

我想这样，DMA直接送io端口。不知道io口能出这么高频率，查查手册吧。。。

[ 本帖最后由 huo_hu 于 2012-5-5 23:36 编辑 ]

wuyiduan

IO的频率肯定是可以到4M以上的，有人已经做到4.5M，收DMA的速度限制。

wuyiduan

如果改成不可调的怎么实现能否详细说明一下？

我现在用的办法是用一个IO连接到TIMX的输入脚，捕获下降沿，IO软件翻转，可以到达2M多，3M以上就出现数据偶尔错位。

这种办法有局限性就是要硬件相连

想用主从定时器

huo_hu

偶尔错位是为啥哩?是被中断打乱了吧。

硬件不连怎么送进起始信号啊

只考虑DMA，如果不行就加个cpld来实现。

wuyiduan

下降沿----DMA送数据到GPIO----上升沿
这个过程中断打断也不会有什么影响
只要上升沿到来的那刻GPIO的数据是稳定的就没问题
CPLD就涉及成本了

huo_hu

查看本帖全部讨论，请登录或者注册