5567|2

2

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

关于ISE调用IP核的问题 [复制链接]

小弟最近才学FPGA,用的是ISE9.1,想用DDS生成SIN或者COS信号,调用程序如下,行为仿真没有结果也不报错,仿真框都不弹出来,不知道错在哪 求指导啊
module dds( 
DATA, 
WE, 
A, 
CLK, 
SINE, 
COSINE 
); // synthesis black_box 

input [27 : 0] DATA; 
input WE; 
input [4 : 0] A; 
input CLK; 
output [9 : 0] SINE; 
output [9 : 0] COSINE;

ddss dds1( 
.a(A), // Bus [4 : 0] 
    .clk(clk),
    .we(we),
    .data(data), // Bus [27 : 0] 
    .cosine(cosine), // Bus [5 : 0] 
    .sine(sine)); // Bus [5 : 0] 


endmodule 
此帖出自FPGA/CPLD论坛

最新回复

你好 我最近也出了这个结果 还望指点综合的结果是 点击语法检查和仿真都无结果,进行一下就自动停步了 并没有给出任何提示信息, module test;        // Inputs        reg clk,start,fwd_inv_we,fwd_inv;        reg [15:0] xn_re;        reg [15:0] xn_im;        // Outputs        wire rfd;        wire dv;        wire done;        wire busy;        wire edone;        wire [15:0] xk_re;        wire [15:0] xk_im;        wire [2:0] xk_index;        wire [2:0] xn_index;        // Instantiate the Unit Under Test (UUT)        fft_test uut (                .clk(clk),                 .fwd_inv_we(fwd_inv_we),                .fwd_inv(fwd_inv),                .start(start),                .xn_re(xn_re),                 .xn_im(xn_im),                 .rfd(rfd),                 .dv(dv),                 .done(done),                 .busy(busy),                 .edone(edone),                 .xk_re(xk_re),                 .xk_im(xk_im),                 .xk_index(xk_index),                 .xn_index(xn_index)        );        initial begin                // Initialize Inputs                clk = 0;                xn_re = 0;                xn_im = 0;      start =0;                fwd_inv_we=0;                fwd_inv=0;                // Wait 100 ns for global reset to finish                #100;      start =1;                fwd_inv_we=1;                fwd_inv=1;                // Add stimulus here             end            always  #5 clk = ~clk;                    always @(posedge clk)            begin                                      xn_re= xn_re + 1;                                                             endendmodule复制代码  详情 回复 发表于 2012-4-28 22:50
点赞 关注
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 
dds生成结果没起作用。
此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复

3

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
你好 我最近也出了这个结果 还望指点

综合的结果是 点击语法检查和仿真都无结果,进行一下就自动停步了 并没有给出任何提示信息,
 

  1. module test;

    // Inputs
    reg clk,start,fwd_inv_we,fwd_inv;
    reg [15:0] xn_re;
    reg [15:0] xn_im;

    // Outputs
    wire rfd;
    wire dv;
    wire done;
    wire busy;
    wire edone;
    wire [15:0] xk_re;
    wire [15:0] xk_im;
    wire [2:0] xk_index;
    wire [2:0] xn_index;

    // Instantiate the Unit Under Test (UUT)
    fft_test uut (
    .clk(clk),
    .fwd_inv_we(fwd_inv_we),
    .fwd_inv(fwd_inv),
    .start(start),
    .xn_re(xn_re),
    .xn_im(xn_im),
    .rfd(rfd),
    .dv(dv),
    .done(done),
    .busy(busy),
    .edone(edone),
    .xk_re(xk_re),
    .xk_im(xk_im),
    .xk_index(xk_index),
    .xn_index(xn_index)
    );

    initial begin
    // Initialize Inputs
    clk = 0;
    xn_re = 0;
    xn_im = 0;
    start =0;
    fwd_inv_we=0;
    fwd_inv=0;
    // Wait 100 ns for global reset to finish
    #100;
    start =1;
    fwd_inv_we=1;
    fwd_inv=1;
    // Add stimulus here

    end

    always #5 clk = ~clk;

    always @(posedge clk)
    begin

    xn_re= xn_re + 1;


    end
    endmodule
复制代码
此帖出自FPGA/CPLD论坛
个人签名It's better to be a fake somebody than to be a real nobody
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表