7864|2

275

帖子

0

TA的资源

纯净的硅(初级)

楼主
 

用74系列反相器搭建的32.768Khz振荡电路 [复制链接]

用74系列反相器搭建的32.768Khz振荡电路

32.768KHZ晶振电路.doc

52.5 KB, 下载次数: 157

此帖出自FPGA/CPLD论坛

最新回复

哈 看到这样的电路 很亲切 。。。  详情 回复 发表于 2012-4-17 21:09
点赞 关注
 

回复
举报

168

帖子

0

TA的资源

纯净的硅(初级)

沙发
 

用反相器74H LVC14AD和晶振做晶体振荡电路产生时钟信号

 

采用上图所示电路可以实现方波时钟信号输出的功能:
时钟信号为CMOS电平输出,频率等于晶振的并联谐振频率。74H LVC14AD在这里相当于一个有很大增益的放大器;R2是反馈电阻,取值一般≥1MΩ,它可以使反相器在振荡初始时处于线性工作区,不可以省略,否则有时会不能起振。R1作为驱动电位调整之用,可以防止晶振被过分驱动而工作在高次谐波频率上。C1、C2为负载电容,实际上是电容三点式电路的分压电容,接地点就是分压点。以接地点即分压点为参考点,输入和输出是反相的,但从并联谐振回路即石英晶体两端来看,形成一个正反馈以保证电路持续振荡。C1、C2会稍微影响振荡频率。本例中使用C1C2使用可变电容,不同的反相器的gm(反相器的参数)不同,所以C1C2具体的大小也是不同,需要微调C1C2,才能输出频率较准确的波形。
74H LVC14AD可以用74AHC04或其它CMOS电平输入的反相器代替,不过不能用TTL电平输入的反相器,因为它的输入阻抗不够大,远小于电路的反馈阻抗。
实际使用时要处理好R1和R2的值,经试验,太小的R1或太大的R2会有可能导致电路工作在晶振的高次谐振频率上(常见的是3次谐波,32.768KHz的晶振会产生100KHz的频率输出)。对于32.768KHz的晶振,采用R1=200Ω、R2=1MΩ可以使电路稳定输出32.768KHz的方波时钟信号。
最后,不要忘记,74H LVC14AD中未使用的输入引脚要接地或VCC。
电路参数不太成熟,希望各位童鞋在用的时候能提出不同的改进方案。

 

MARK一下,研究研究

此帖出自FPGA/CPLD论坛
个人签名无论什么时候,做什么事情,要思考
 
 

回复

732

帖子

0

TA的资源

纯净的硅(高级)

板凳
 
哈 看到这样的电路 很亲切 。。。
此帖出自FPGA/CPLD论坛
个人签名学习的乐趣在于分享。
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/8 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表