阅 4016|回 4

2 帖子	0 TA的资源

发表于2012-3-28 14:33 只看该作者

求助~，关于verilog实现ram的方法~~~ [复制链接]

哪位大神帮忙解答一下；

怎么实现一个ram啊~~~~~~~~~~~~~

@@

IP核生成例化就可以呀

51 帖子	0 TA的资源

4楼

发表于2012-4-18 21:56 只看该作者

同上，也可以自己写

6892 帖子	0 TA的资源

5楼

发表于2012-4-25 21:52 只看该作者

自己写占用逻辑，还使用不方便。不如直接条用IP CORE 生成RAM了，简单使用，方便啊

个人签名一个为理想不懈前进的人，一个永不言败人！
http://shop57496282.taobao.com/
欢迎光临网上店铺！

开源项目更多>>

随便看看

verilog 实现rom，仿真输出一直为x。求助..
写了一个rom，写入数据，为什么仿真的时候输出一直为x啊，有没有大佬帮我看看救命呜呜呜呜呜呜呜呜呜modulerom(rst,clk,o_sine);inputclk;inputrst;//复位信号outputo_sine;reg[7:0]o_sine;//存储的数据位宽为8位//parameterINIT_FILE="/dat/ram_init.dat"reg ...
求助一些关于verilog的问题（在Xilinx_ISE上做的东西）
本人小菜鸟一枚，有决心有信心学好FPGA开发！！！请各位高手成全！最近在做一个在Virtex-5的一个FPGA开发板上的多核架构的项目。遇到了一些我尚未了解到的verilog问题。下面粘段代码，以示代表，求指教：FIFO36#(/Simulation:"SAFE"vs."FAST",see"Synthesisan ...
两位595驱动8位共阴极数码管的程序问题
原理图[attach]863711[/attach]代码：#include<reg52.h>#include<intrins.h>#defineucharunsignedcharucharcodeTable[]={//0 1 2 3 4 5 6 7 8 9 A b Cd EF- 0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f,0x77,0x7c,0x39,0x5e,0x79,0x71,0x86,0 ...
【Follow Me第二季第4期】开箱帖
【Follow me第二季第3期】开箱 + RA6M5
C8051F340程序跑飞问题
EEWORLD大学堂----EEworld论坛自制小小宣传片~
大家看下有这个芯片的数据资料吗
今天下午挑战爱吃苹果我有点紧张......
全新STM32F429开发板