2419|5

2

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

求高手帮我看看那里出错了 仿真没有波形 [复制链接]

为什么仿真没有波形  那里出错误了


功能模块:
module clkdiv
(
   clk,rst_n,
        clk_div
);

input clk;       //20MHZ时钟
input rst_n;     //复位,低电平有效
output clk_div;  //分频信号,连接到蜂鸣器

reg [23:0]cnt;   //分频计数器
always @ (posedge clk or negedge rst_n)
  if(!rst_n)
    cnt <= 24'd0;
  else
    cnt <= cnt+1'b1;
         
//////////////////////////////////

reg clk_div_r;   //clk_div信号寄存器
always @ (posedge clk or negedge rst_n)
  if(!rst_n)
    clk_div_r<=1'b0;
  else if(cnt==24'd9_999_999)
    clk_div_r<=~clk_div_r;    //每1秒让clk_div_r翻转一次
         
///////////////////////////////////

assign clk_div=clk_div_r;


endmodule

激励模块:
`timescale 1 ns/ 1 ns
module clkdiv_vlg_tst();


reg clk;
reg rst_n;
                                            
wire clk_div;
                     
clkdiv i1 (

        .clk(clk),
        .clk_div(clk_div),
        .rst_n(rst_n)
);
initial                                                
begin                                                  
clk=0;
forever
#50 clk=~clk;                                            
end


initial                                                
begin
clk=0;                                                
rst_n=0;
#100 rst_n=1;
                                       
end                                                   
endmodule
此帖出自FPGA/CPLD论坛

最新回复

if(!rst_n)cnt <= 24'd0;else cnt <= cnt+1'b1;===============================注意看,你的cnt只会翻转一次,并且只在rst_n复位信号为低,cnt才会清零。如果是modelsim中,cnt+1超过24bit,会自动变为25bit,不会清零,必须要手工清零。   还有这事啊?  详情 回复 发表于 2012-3-20 07:53
点赞 关注
 

回复
举报

755

帖子

0

TA的资源

五彩晶圆(初级)

沙发
 
你是在modelsim下仿真吗?
仿真时间没有定义!
系统用的默认时间,就算是1ps,1ps*50*9999999 你的波形才会翻转一次,慢慢等吧。
此帖出自FPGA/CPLD论坛
 
 

回复

2

帖子

0

TA的资源

一粒金砂(中级)

板凳
 

谢谢 

恩  是用的modelsim

 

 

那具体如何改能帮忙说说嘛 我是小白呀

此帖出自FPGA/CPLD论坛
 
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

4
 

修改建议:

   1.  增大激励程序文件的时间刻度1ms/1ms

    2. 降低分频的次数,比如修改为3‘D8. 次数越少越好,越容易更快看到输出结果。

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复

447

帖子

30

TA的资源

五彩晶圆(初级)

5
 
if(!rst_n)
cnt <= 24'd0;
else
cnt <= cnt+1'b1;
===============================
注意看,你的cnt只会翻转一次,并且只在rst_n复位信号为低,cnt才会清零。

如果是modelsim中,cnt+1超过24bit,会自动变为25bit,不会清零,必须要手工清零。

if(!rst_n)
cnt <= 24'd0;
else
if(cnt==24'd9_999_999)  cnt <= 24'd0;
else cnt <= cnt+1'b1;
此帖出自FPGA/CPLD论坛
个人签名www.ctdisk.com/u/1283024
个人书库,持续更新中。
 
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

6
 

 

if(!rst_n)
cnt <= 24'd0;
else
cnt <= cnt+1'b1;
===============================
注意看,你的cnt只会翻转一次,并且只在rst_n复位信号为低,cnt才会清零。

如果是modelsim中,cnt+1超过24bit,会自动变为25bit,不会清零,必须要手工清零。

 

还有这事啊?

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表