Verilog避免锁存器的一种方法

eeleader

Verilog避免锁存器的一种方法 [复制链接]

为避免锁存器，可以在ALWAYS块中对变量预先进行无条件默认赋值，如下：

这是比较简单避免锁存器的方法，个人觉得即使默认赋值了也应该在判断语句中写全变量。                   下面是一个代码书写风格，个人觉得不错。注：下面程序中N为三位的input，即input  [3:0]  N；     

这个对齐挺实用的~~

eeleader

风格总结：

     1. 左边对齐；

     2. 右边有分号对齐；