2951|2

199

帖子

0

TA的资源

纯净的硅(初级)

楼主
 

输入数据要不要经过reg打一下的问题,以及循环计数的问题 [复制链接]

8位加法器代码
上面的红色框框内的代码,有跟没有 有区别没? 

注意,第一个图片中,绿色的下面代码是我改的,原程序中都是使用shift_op1,shift_op2,而不是op1,op2
也就是要不要把输入的数据先传给一个寄存器?
我把两种代码都分别综合了一下,发现生成的电路模型是一样的。
这代码是从书上抄来的,如果没必要这么做的话,作者为什么要多此一举呢?

 

 

这两个图中,有一个循环计数是用reg,一个是用integer,是不是两个都行?

如果都可以的话,有什么区别没啊?

[ 本帖最后由 老阮 于 2012-1-9 13:17 编辑 ]

QQ截图20120109130356.png (26.45 KB, 下载次数: 0)

QQ截图20120109130356.png

QQ截图20120109130930.png (112.57 KB, 下载次数: 0)

QQ截图20120109130930.png
此帖出自FPGA/CPLD论坛

最新回复

输入输出用REG同步一下,主要避免信号亚稳态传递,如果不嫌麻烦,标准的操作是应该这样处理的,特别是对输入输出的PIN,一定不漏掉! reg,integer 就是位数宽度不一样。对于数字电路来说都是标准的二进制!  详情 回复 发表于 2012-1-10 09:46
点赞 关注
 

回复
举报

40

帖子

0

TA的资源

一粒金砂(高级)

沙发
 

1.感觉是为了避免采集到数据的亚稳态而采取的方式   跟处理毛刺竞争冒险类似方的的增加D触发器方式  把数据作为敏感条件个人感觉不好

2.reg 型可以指定数据长度   integer类型在综合时直接被展开成【31:0】  两个占用逻辑资源量是不同的    reg在不约束数据位宽的时候同样是展开成32位   所以只要是经过综合的一般都用reg型的  单纯编译仿真都一样

此帖出自FPGA/CPLD论坛
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

板凳
 

输入输出用REG同步一下,主要避免信号亚稳态传递,如果不嫌麻烦,标准的操作是应该这样处理的,特别是对输入输出的PIN,一定不漏掉!

reg,integer 就是位数宽度不一样。对于数字电路来说都是标准的二进制!

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表