【低功耗】40nm与45nm工艺节点下的功耗分析

hangsky

【低功耗】40nm与45nm工艺节点下的功耗分析 [复制链接]

在40nm和45nm工艺节点，功耗已经成为FPGA选择的头号因素，本白皮书揭示了赛灵思如何设计最新推出的Spartan®-6 (45 nm)和Virtex®-6 (40 nm) FPGA系列，使其动态功耗比其上代 Spartan-3A和 Virtex-5 器件降得更多。如此大幅度地降低功耗需要很多工程创新，在40nm和45nm节点，晶体管呈指数级漏电流增长，使静态功耗成为主要挑战，此外，对高性能的追求驱使内核时钟频率更高，又增加了动态功耗，本白皮书揭示了了赛灵思如何在Spartan-6 和Virtex-6 FPGA上通过工程创新解决了这些挑战。

40nm与45nm工艺节点下的功耗分析.pdf (1.59 MB, 下载次数: 32)

2011-10-26 22:47 上传

点击文件名下载附件