FPGA 如何采样数字信号呢

albertjin

FPGA 如何采样数字信号呢 [复制链接]

比如，简单的单色视频信号，有 VSYNC, HSYNC, Z，三个信号，由于是单色，Z 实际上也就是 0 和 1，并非模拟量。另外，Z 信号并没有同步时钟。我做过如下的试验，

- 直接用 VSYNC 和 HSYNC 的触发来启动采样时钟的话，试验发现，一旦一个误触发的情况发生，同步完全错乱。加滤波电容有可能解决问题吗？（没试验过，现在才想到）
- 用比 Z 的时钟高 10 倍的频率同时采样这三个信号。做简单的数字滤波：只有连续采样到 4 个 0 才是 0，4 个 1 才是 1。问题是解决了，可是，感觉这样的高频率下，功耗会比较高。

有什么比较好的方法呢

//顺便把采样的 verilog 附上，不是很专业，欢迎指导

[ 本帖最后由 albertjin 于 2011-10-17 11:50 编辑 ]

eeleader

这个需要算法上设计保证采样同步，三个通道同时采集，同时丢弃，一定要保证同步。

383077599

学习中