什么时候，P0口需要外加上拉电阻，什么时候又不需要呢

liutao2011

什么时候，P0口需要外加上拉电阻，什么时候又不需要呢 [复制链接]

今天，我在看AT89S51的datasheet，看了下面的文字，我还不是很清楚，什么时候，P0口需要外加上拉电阻，什么时候又不需要呢，请高手解答，不胜感激呀！！！
Port 0 can also be configured to be the multiplexed low-order address/data bus during accesses
to external program and data memory. In this mode, P0 has internal pull-ups.
Port 0 also receives the code bytes during Flash programming and outputs the code bytes dur-
ing program verification. External pull-ups are required during program verification.

chunyang

P0口的应用分普通IO和总线模式两种，前者必须加静态偏置，一般偏置到逻辑1即加上拉，后者是否需要加偏置得看总线上挂的设备类型，如果总线设备带有内部锁存或干脆就是锁存器，那么就无须加，比如常用的存储器等都属于这类。如果总线设备属于直通型的才需要加，但这样的设计很少见。

ddllxxrr

因为P0口没上拉，你加了不范病，不加不放心，这是我的经验:carnation:

终极菜鸟

无论什么时候加都是最保险的！

chunyang

呵呵，最好还是做到知其然亦知其所以然为好。

ddllxxrr

楼上说的是

xu__changhua

用作扩展外部存储器或扩展IO口（即当总线用）的时候不要加，做IO口当输入也不要加。作为IO口当输出则要看驱动的负载类型才决定加还是不加，我的经验，只有少数情况下才要加。例如驱动NPN三极管要加，驱动发光二极管时把电阻和发光二极管串联当上拉即可，这算不算上拉？

chunyang

呵呵，LED的那个应叫限流电阻而不能叫上拉电阻。
7楼说的挺好，先肯定一下，但要说明的是：51的PO口做GPIO（通用IO即普通IO模式）时输出是OD型而非推挽输出，所以加偏置是必须的，这可不仅仅是在驱动NPN晶体管时的需要，P0口的推挽输出是处于总线模式下的。
P0口做输入时也要加上偏置是为了确定静态电平（根据需要可0可1），因为没有偏置时除非外部电平是确定的，否则状态非常容易受扰，即使外部电平是确定的，但如果传输线较长仍需就近加偏置来降低干扰的影响，同时还要考虑上电暂态的问题。
综上，所以我前面说P0口做普通IO时要加静态偏置，之所以没讲一定是加上拉电阻，楼上那个驱动LED就是一个例子，准确讲，电流型驱动输出时负载本身即可以提供偏置，极特殊的电流型输出还有要加下拉电阻来取得两档不同负载驱动电流的例子，同时，做输入时如前述原因，静态偏置可能是0，显然不能说是要加上拉电阻，这样说即“偏置”是为了更准确并避免误解而已。简单的东西，有时也能很复杂。
类似的，我前面还讲到总线模式下“直通”应用时需要加偏置是为什么呢？哪位来分析一下。

zhwocean

学习中谢谢解答

xu__changhua

8楼所谓的直通型指373？锁存型指273吗？

liujianshi

提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。