3410|2

8

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

jtag测试正常,as下载后结果不对。这个是时序导致的吗?怎么解决? [复制链接]

我还不会设置时序约束

我采用classic时序分析,结果是pll的输出没有到我的时钟期望,可jtag却能却能正常运行。时钟没到期望值指出的路径的时钟是已经经过分频的时钟,并不希望到那么高的时钟

[ 本帖最后由 liily 于 2011-7-25 13:10 编辑 ]
此帖出自FPGA/CPLD论坛

最新回复

也可能是AS下载程序,程序加载过程出错,导致这样的结果!  详情 回复 发表于 2011-7-25 19:34
点赞 关注
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 

也可能是AS下载程序,程序加载过程出错,导致这样的结果!

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复

8

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
这个我已开始就怀疑过,但奇怪的是有一个程序有一个地方错了。可as加载后和jtag却出奇的结果一致。
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表