4583|4

11

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

三段式状态机的组合逻辑里是否可以加计数循环 [复制链接]

假设时钟周期是40ns,我的时序电路状态变化大概是80ns,160ns,160ns,40ns, 在一个状态中,靠计数循环来停留在这个状态,直到循环计数满足条件再跳转。示意如下,不知道这样的循环是否可以。。。
always@*
  begin
      case(state_reg)
      idle :  ......
t1 :   if(TimeCounter==2)    begin TimeCounter=0; state_next = t2; end //
else                           TimeCounter = TimeCounter+1;
        t2 :   if(WR)
                   begin
                     if(TimeCounter==2)    begin TimeCounter=0; state_next = t3; end //
      else                           TimeCounter = TimeCounter+1;
                   end
                else //RD
                   begin
                       if(TimeCounter==3)    begin TimeCounter=0; state_next = t4; end //
       else                           TimeCounter = TimeCounter+1;
                   end
        t3 : ...
        t4 :....
   endcase
end
其他2段,一段是时钟跳变完成同步时序状态迁移,第三段是组合逻辑输出控制,没发上来。疑问在第二段的计数等待是否可行。因为一般都是按照一个时钟周期进行跳变到另外一状态的。 [ 本帖最后由 lvben5d 于 2011-7-7 09:54 编辑 ]
此帖出自FPGA/CPLD论坛

最新回复

应该可以达到延时目的的. 我觉得下面方式也可参考:(本人新手,高手请指正 ) parameter d=1; //声明d是延时一个时间单位参数 always@*   begin       case(state_reg)       idle :  ......         t1 :   #2d  state_next = t2;         t2 :   if(WR)                   begin                     #2d state_next = t3;                          end                 else //RD                    begin                        #3d   state_next = t4;                    end //         t3 : ...         t4 :....    endcase end  详情 回复 发表于 2011-8-10 10:33
点赞 关注
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 
这样不是三段式状态机描述!
此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复

25

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
LZ被那些复杂的理论给弄晕了.呵呵.
LZ的设计怎么搞都是可以成功的.
能不能,成不成.自己设计一个电路出来.
通过观察信号质量,心里就有底了.
实践出真知,动手出成果.
此帖出自FPGA/CPLD论坛
 
 
 

回复

17

帖子

0

TA的资源

一粒金砂(中级)

4
 

回复 楼主 lvben5d 的帖子

没问题,可以的。
此帖出自FPGA/CPLD论坛
 
 
 

回复

19

帖子

0

TA的资源

一粒金砂(中级)

5
 
应该可以达到延时目的的.
我觉得下面方式也可参考:(本人新手,高手请指正 )
parameter d=1; //声明d是延时一个时间单位参数
always@*
  begin
      case(state_reg)
      idle :  ......
        t1 :   #2d  state_next = t2;
        t2 :   if(WR)
                  begin
                    #2d state_next = t3;      
                   end
                else //RD
                   begin
                       #3d   state_next = t4;
                   end //
        t3 : ...
        t4 :....
   endcase
end
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表