三段式状态机的组合逻辑里是否可以加计数循环

lvben5d

三段式状态机的组合逻辑里是否可以加计数循环 [复制链接]

假设时钟周期是40ns，我的时序电路状态变化大概是80ns,160ns,160ns,40ns, 在一个状态中，靠计数循环来停留在这个状态，直到循环计数满足条件再跳转。示意如下,不知道这样的循环是否可以。。。

always@*

  begin

      case(state_reg)

      idle :  ......

t1 :   if(TimeCounter==2)    begin TimeCounter=0; state_next = t2; end //

else                           TimeCounter = TimeCounter+1;

        t2 :   if(WR)

                   begin

                     if(TimeCounter==2)    begin TimeCounter=0; state_next = t3; end //

      else                           TimeCounter = TimeCounter+1;

                   end

                else //RD

                   begin

                       if(TimeCounter==3)    begin TimeCounter=0; state_next = t4; end //

       else                           TimeCounter = TimeCounter+1;

                   end

        t3 : ...

        t4 :....

   endcase

end

其他2段，一段是时钟跳变完成同步时序状态迁移，第三段是组合逻辑输出控制，没发上来。疑问在第二段的计数等待是否可行。因为一般都是按照一个时钟周期进行跳变到另外一状态的。 [ 本帖最后由 lvben5d 于 2011-7-7 09:54 编辑 ]

eeleader

这样不是三段式状态机描述！

sxhhhjicbb

LZ被那些复杂的理论给弄晕了.呵呵.
LZ的设计怎么搞都是可以成功的.
能不能,成不成.自己设计一个电路出来.
通过观察信号质量,心里就有底了.
实践出真知,动手出成果.

lihai

没问题，可以的。

moretti2012

应该可以达到延时目的的.
我觉得下面方式也可参考：（本人新手，高手请指正 ）
parameter d=1; //声明d是延时一个时间单位参数
always@*
  begin
      case(state_reg)
      idle :  ......
        t1 :   #2d  state_next = t2;
        t2 :   if(WR)
                  begin
                    #2d state_next = t3;      
                   end
                else //RD
                   begin
                       #3d   state_next = t4;
                   end //
        t3 : ...
        t4 :....
   endcase
end