3874|5

849

帖子

0

TA的资源

纯净的硅(高级)

楼主
 

FPGA设置IP核时,编译出错。。。 [复制链接]

  最近搞ucgui到FPGA上面,软IP做好了。加入到QUARTUSII中,编译的时候,出错。

    我以前做到这步的时候是没有问题的,这次做的时候,用了一个ALT_PLL,50MHZ的时钟经倍频后,得到两个100MHZ的输出。

     在IP核 里面,做了SDRAM,CFI_FLASH,RS232,16根TFT屏的数据线,9根控制线。其中两根输入用了上升沿中断,

      不知道哪里有问题。请高人指点一二。。。。

未命名.jpg (62.1 KB, 下载次数: 1)

未命名.jpg
此帖出自FPGA/CPLD论坛

最新回复

问题一讨论就清楚了  详情 回复 发表于 2011-4-27 08:12
点赞 关注
个人签名只有想不到,没有做不到。
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 

顶,支持!

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复

5015

帖子

12

TA的资源

裸片初长成(初级)

板凳
 
Pin太少了,不够用
此帖出自FPGA/CPLD论坛
 
 
 

回复

5015

帖子

12

TA的资源

裸片初长成(初级)

4
 
如果是中间信号不需要引出的话就设置为虚拟引脚
此帖出自FPGA/CPLD论坛
 
 
 

回复

849

帖子

0

TA的资源

纯净的硅(高级)

5
 

回复 4楼 wstt 的帖子

哦。。谢谢哥子。。
   因为TFT我用了16根数据线来控制,加上100MHZ的时钟应该跑起来相当快了。
但忽略了一个问题。我用了CFI-FLASH和SDRAM,这些东西造成引脚冲突了。。
   呵呵。。
      既然找到了问题,那么下面我就会解决这些问题。
        哎。这个接口板要重画了。。。嘿嘿。。。
此帖出自FPGA/CPLD论坛
个人签名只有想不到,没有做不到。
 
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

6
 

问题一讨论就清楚了

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表