3029|3

255

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

eeleader斑竹请进! [复制链接]

前段时间写了一个BCD码转GRAY码的小程序,结果在做门级仿真时,出现了很多“毛刺”,听取了大家的意见后,重新改了程序,发现“毛刺”的个数是比上次的少了,但还是存在,麻烦斑竹给修改一下!谢谢……
PS:以前帖子的链接:
    https://bbs.eeworld.com.cn/thread-254513-1-2.html
修改逻辑后的仿真图:



*******************************程序代码************************************
`timescale        1ns / 1ps
module                 BCD2GRAY( SysClk, SysRst_n, BCD, GRAY );
input                        SysRst_n, SysClk;
input        [3:0]        BCD;
output        [3:0]        GRAY;

reg                [3:0]        GRAY;
reg                [3:0]        BCDTemp;
always @ ( posedge SysClk or negedge SysRst_n )
        if ( !SysRst_n )
                BCDTemp <= 4'b0;
        else
        begin
                BCDTemp[0] <= BCD[0];
                BCDTemp[1] <= BCD[1];
                BCDTemp[2] <= BCD[2];
                BCDTemp[3] <= BCD[3];
        end
       
always @ ( posedge SysClk or negedge SysRst_n )
        if ( !SysRst_n )
                GRAY <= 4'b0;
        else
        begin
                GRAY[0] <= BCDTemp[0] ^ BCDTemp[1];
                GRAY[1] <= BCDTemp[1] ^ BCDTemp[2];
                GRAY[2] <= BCDTemp[2] ^ BCDTemp[3];
                GRAY[3] <= BCDTemp[3];
        end

endmodule
*************************************Testbech*********************************
`timescale  1ns / 1ps
module        BCD2GRAY_TEST();

reg                                        SysClk, SysRst_n;
reg                [3:0]                BCD;
wire        [3:0]                GRAY;

initial
begin
        SysClk = 1'b1;
        forever
                #25 SysClk = ~SysClk;
end

initial
begin
        SysRst_n = 1'b1;
        #50 SysRst_n = 1'b0;
        #200 SysRst_n = 1'b1;
        #100000;
        $stop;
end

always @ ( posedge SysClk )
begin
        BCD = {$random} % 15;
end
/*
always @ ( posedge WrClk or negedge SysRst_n )
        if ( !SysRst_n )
                BCDTemp <= 4'b0;
        else
                BCDTemp <= BCD >> 1;
assign GRAY_r = BCDTemp ^ BCD;
*/

BCD2GRAY                BCD2GRAY_INST(
                                                .SysClk(SysClk),
                                                .SysRst_n(SysRst_n),
                                                .BCD(BCD),
                                                .GRAY(GRAY)
                                                );

endmodule
此帖出自FPGA/CPLD论坛

最新回复

是可以忽略的. 我平时设计用于工程项目的代码,仿真的时候在时钟上升沿处都有很多毛刺,这是由于D除法器由于边沿触发过程引起不确定状态. 这个时候采集数据不可靠, 所以平时设计一直强调要注意器件建立时间和保持时间就是因为这个毛刺存在,否则就不必要考虑TSETUP,THOLD 这些参数了!  详情 回复 发表于 2011-3-26 13:54
点赞 关注
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 

这个是时钟的上升沿建立时间引起,这个毛刺我在平时的设计中不考虑的!

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复

255

帖子

0

TA的资源

一粒金砂(中级)

板凳
 

回复 沙发 eeleader 的帖子

毛刺是不是有点多?它的影响可以忽略吗?
此帖出自FPGA/CPLD论坛
 
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

4
 

是可以忽略的. 我平时设计用于工程项目的代码,仿真的时候在时钟上升沿处都有很多毛刺,这是由于D除法器由于边沿触发过程引起不确定状态. 这个时候采集数据不可靠, 所以平时设计一直强调要注意器件建立时间和保持时间就是因为这个毛刺存在,否则就不必要考虑TSETUP,THOLD 这些参数了!

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表