fpga 的fifo制作

hefeifei1990 · 发表于2010-12-22 16:13

fpga 的fifo制作 [复制链接]

有没有人懂得怎么样用fpga开发板用vhdl语言做一个48进32出的fifo？有相关资料也行！大家帮帮忙咯！感激不尽！

[ 本帖最后由 hefeifei1990 于 2010-12-22 16:14 编辑 ]

xiaoxin1 · 发表于2010-12-22 16:16

论坛里搜一下，很多的
异步还是同步？

仙猫 · 发表于2010-12-22 17:11

　FPGA开发环境里都带着免费的FIFO自动生成工具，拿来用就可以了，还做它作甚？
　比如Xilinx ISE套件里的CORE Generator，Altera Quartus II 里的MegaWizard。

hefeifei1990 · 发表于2010-12-22 22:22

但是做不出来48转32的。有的都是8转8 的16转16的！

hefeifei1990 · 发表于2010-12-22 22:23

异步的吧！同步好像做不出来1

仙猫 · 发表于2010-12-22 23:36

原帖由 hefeifei1990 于 2010-12-22 22:22 发表但是做不出来48转32的。有的都是8转8 的16转16的！

数据宽度变了当然需处理一下，不知想要怎样的输入/输出关系？

cscl · 发表于2010-12-23 09:04

有空满标志的，fifo空，不能读出数据，满就不写入数据
根据极值情况（不能溢出数据，呵呵）算出fifo的深度

tx_xy · 发表于2010-12-23 21:17

楼主应该把问题交代清楚
48进32出数据肯定是需要处理滴应该把处理要求交代明白。

jjkwz · 发表于2010-12-25 22:06

verilog里有fifo是软件自带可以调用的，你可以去那里调出程序看看，借鉴一下

hefeifei1990 · 发表于2010-12-26 18:28

谢谢你们啊！我再看看！