此帖出自FPGA/CPLD论坛
最新回复
关于fdisplay 使用
第一句,声明integer量
一般在激励的开头处,interger your_testcode_name;
第二句,也是我漏掉的,声明文件的存储地址
一般在跟在一个initial里面就好了
your_testcode_name=$fopen(/home/user/your_file/name);
第三句,使用fdisplay,也有人用monitor,不过fdisplay正统些,always语句用来界定记录测试码的时间间隔,一般使用时钟上升沿,如果有必要,可以使用posedge clk or negedge clk,即每半个周期记录一次。在always语句中,也可因芯片而异,插入if else,分别记录各种测试码,不过感觉掌握不好的话是画蛇添足。
always @(posedge clk)
begin
$fdisplay=(your_testcode_name,"%b%b%b",
signal_name;
signal_name;
signal_name);
end
详情
回复
发表于 2010-11-24 09:12
| ||
|
||
此帖出自FPGA/CPLD论坛
| ||
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/ 欢迎光临网上店铺! |
||
EEWorld Datasheet 技术支持