ALTERA FPGA做ddr2控制器引脚定义的问题

zxhan2002

ALTERA FPGA做ddr2控制器引脚定义的问题 [复制链接]

现在做一个使用CYCLONE III系列的EP3C55做ddr2控制器，我这边使用的是一个8位的ddr2芯片，在FPGA里面用bank2的IO口专门做DDR2的pin接口输出，DDR2的引脚和bank2上面的专用DQ，DQS，DM连接，其余的引脚用来连接DDR的地址引脚和控制引脚，在FPGA里面配置好后，编译一直报什么VREF相关的错误，见附件图

 

请问，在做ddr2控制器时定义是否不能在一个BANK里面同时定义全部的DDR2数据地址引脚，在QUARTURS软件里面有没有关于VREF的相关设置呢，请各位都能不吝赐教，感激不尽

lan54160

DQS需要用专用管用，Vref要接0.9v

sdjntl

ddr2控制器的引脚是专用的。