3289|1

569

帖子

0

TA的资源

一粒金砂(高级)

楼主
 

Modelsim 中时序仿真的问题 [复制链接]

用Modlsim对设计做功能仿真,正确。然后在QuarusII 中对设计加约束,生成 .sdc 文件,然后编译。生成的网表文件 .vo 再放回到Modelsim中,用功能仿真相同的 testbench 做时序仿真,可是仿真波形不正确,请问是为什么?
补充一下:做功能仿真,时钟用的400Mhz,功能正确。然后做时序仿真时,用同样的 testbench 即400Mhz的时钟仿真时,功能不正确,但换做 200Mhz 的时钟做时序仿真时,功能又正确了。这是为啥呀?是不是说我的设计只能工作在200M啊?
此帖出自FPGA/CPLD论坛

最新回复

说明你的设计的程序代码最多只能跑到200MHZ,跑到400MHZ,可能建立时间、保持时间不够。所以你需要优化代码,减少一个周期的冗余路径,这样可能提高代码能跑的最高频率。从你描述来说,说明你的程序还需要优化而已!  详情 回复 发表于 2010-11-13 10:22
点赞 关注
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 

说明你的设计的程序代码最多只能跑到200MHZ,跑到400MHZ,可能建立时间、保持时间不够。所以你需要优化代码,减少一个周期的冗余路径,这样可能提高代码能跑的最高频率。从你描述来说,说明你的程序还需要优化而已!

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表