登录注册
论坛
一粒金砂(高级)
569
0
1、关于setup/hold time
1)假设存在positive clock skew为10ns,问最高电路频率
2)能容忍的最大positive clock skew
3)能容忍的最大negative clock skew
positive clock skew:DFF2的clock比DFF1的来的晚
negative clock skew:DFF2的clock比DFF1的来的早
Tsetup=1nsThold=1nsTclk->q=1ns
4.JPG (22.99 KB, 下载次数: 1) 下载附件 保存到相册 2010-10-25 08:53 上传
4.JPG (22.99 KB, 下载次数: 1)
下载附件 保存到相册
2010-10-25 08:53 上传
扫一扫,分享给好友
五彩晶圆(高级)
6892
能容忍最高频率:1+4+3+1 ns ,最高频率1000000000/9 HZ!!!!!!!!!!!!
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »