社区首页
★ 社区积分制度 ★ 新手必读 ★ 申请版主★
 

论坛

切换旧版
返回列表 发新帖 回复
阅 4681|回 1
eeleader-mcu

569

帖子

0

TA的资源

一粒金砂（高级）
楼主
发表于2010-10-16 09:33 只看该作者
 

LVDS的输入输出问题 [复制链接]

按照LVDS原理，当需要发送差分信号时，应该用LVDS的差分信号发送器，LVDS的输出时差分信号，应该有两路即IN+ 和 IN- ，IN=IN+ - IN- ,但我用LVDS模块进行设计时，输出端口只有一个，请问一下，这是怎么回事？模块的输出跟原理好像有差距？希望高手指点！（因为FPGA输出的差分信号要输入数模转换器，需要两路）

输入时，也希望差分信号输入，有两路，但模块只有一路！（因为数模转换器输出的差分信号要输入FPGA,需要两路）
信号, face
此帖出自FPGA/CPLD论坛

最新回复

qushaobo
用的芯片是自动确定另一个引脚。  详情 回复 发表于 2010-10-16 11:02
点赞 关注
 
FPGA论坛  CPLD论坛  FPGA教程
回复
举报
qushaobo

370

帖子

0

TA的资源

纯净的硅（中级）
沙发
发表于2010-10-16 11:02 只看该作者
 

用的芯片是自动确定另一个引脚。

用的芯片是自动确定另一个引脚。
此帖出自FPGA/CPLD论坛
 
 
FPGA培训  FPGA设计  verilog教程
回复
举报
返回列表 发新帖 回复
您需要登录后才可以回帖 登录 | 注册

活动 更多>>
开源项目 更多>>
随便看看
查找数据手册?
搜索

EEWorld Datasheet 技术支持

热门标签
相关文章 更多>>
新帖速递
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关： 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

用户热搜：

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表