聚焦CPU双雄最新竞逐热点，解析多核处理器走向
[复制链接]
随着AMD与英特尔公司竞相为其下一代多核处理器定义互连规则，一场有关计算机用处理器的激战正在悄然升级。两者都希望利用自己的互连标准编织单独的合作伙伴网，因为这将成为决定其在未来计算机行业取得胜利的关键。 在近日于旧金山举行的英特尔开发者论坛(IDF)上，一大批芯片和系统制造商在英特尔和IBM公司率领下联合推出了代号为Geneseo的PCI Express扩展集，目的在于帮助图形芯片和其它加速器与协处理器直连。该消息的发布紧随AMD的脚步，AMD曾在今年6月对外宣布，作为其最新Torrenza计划的一部分，AMD将向行业开放其专有的HyperTransport CPU总线。 两家公司或许都将互连看成了未来多核架构之战中影响成功的秘密武器。二者吸引业界提供可插入16(或更多)核CPU模块的广度，对他们2010年及未来进行跑马圈地是一个决定性因素。 Geneseo提案希望能够从四个主要的方面对Express进行扩展，这四个方面分别是：提供先进的电源管理、提供对共享内存的锁定机制、提供线索以便更有效地帮助协处理器处理I/O，以及提高映射虚拟内存到物理内存的存储器和协议效率。据称，Geneseo团队可能还会在未来开发附加协议。 但是，上述改进却不足以创建Express的高速缓存一致性版本；同样，他们不提供AMD Torrenza项目中由cHT(coherent HyperTransport)技术带来的各种支持。不过，从其功能来看，Express扩展旨在对同一平台上工作的多个相同内核进行寻址(例如Torrenza平台)，包括在处理器和功能加速器(可能包括联网和XML处理功能)之间提供标准连接。 
从英特尔本身来说，发布Geneseo的一大动机就是削弱AMD的气势，因为后者目前正试图吸引第三方芯片制造商和OEM的关注。“在英特尔的最高层看来，那也正是他们希望发展的发向。”一位对两个提案都非常熟悉，但是不愿透露姓名的业内人士表示。 “我发现目前没有人考虑去做具有一致性的Express版本，”该人士补充道，“这是不正确的。所以从某种程度来看，人们必须从技术上在完全不同的方法间进行选择。对相同工作量而言，AMD的方法更为适合。” 英特尔曾宣布将其前端总线(FSB)授权给Altera和赛灵思公司，以便他们在面向各种不同高性能计算应用时，能够构建直接与英特尔CPU相连的FPGA。而AMD在今年早些时候也曾透露，正与Altera以及一些小型公司就cHT进行类似合作。 最后，业界希望英特尔能够将其FSB移植到一致性可扩展互连(CSI)这个新连接上。CSI可能会包含许多结构，英特尔希望业界能够吸纳这些结构使其成为最新Express扩展的一部分。 看来，将其它处理器和内核连接到AMD和英特尔各自CPU的方法将共存，赛灵思CTO Ivo Bolsens认为。赛灵思目前希望能够同这两家公司分别合作。“某一种解决方案不可能成为所有不同应用的共同答案。” Bolsens补充道。 AMD商务部高级副总裁Marty Seyer对英特尔的Geneseo新闻发布反映平和：“我们看到了多层协处理，从最新提出的PCI Express方法到HyperTranspor t的最终直连。AMD对所有这些都持支持态度，只要它们能够推动开放革新。” 业界可能很愿意看到英特尔和AMD就各自CPU总线之间的差异坐在一起进行合理化讨论，但是几乎没有人认为这会发生。“互连是二者的核心技术组成部分，所以我不认为他们会就此展开合作。”上述匿名人士称。 Bolsens认为英特尔的FSB一致性方法优于AMD。“AMD依赖于分布式一致性模型，在对AMD模型和英特尔FSB模型进行编程时，二者存在巨大差别，但是人们更熟悉后者，而且后者也更易于编程。”Bolsens说。 通过采用Express这项由PCI特别兴趣小组管理的开放标准，英特尔获得了比采用AMD专属cHT技术更为广泛的公司联盟。“目前，竞争情况取决于AMD是否能够加大cHT授权开放力度。”该匿名人士指出。 另一方面，cHT将提供更低的延迟、更高的带宽以及超越Geneseo的全一致性，这将为那些以处理大型数据库或大型图形为主的应用带来性能上的提高。 而从长期来看，Geneseo和cHT的理念很可能会经过融合后进入到英特尔和AMD各自的CPU架构中，从而协调8、16或更多个内核。然后，两位CPU制造商可能会鼓励芯片制造商提供内核芯片，从而为他们的主处理器赋予独一无二的附加值。 多内核之争 从表面来看，英特尔开发者论坛上发生的争执似乎都围绕在“谁能首先将更多内核封装在一个芯片中”。英特尔表示马上就会有四核芯片问世，而AMD则称其四核以上的芯片可能会在明年6月面市。 英特尔已经制定出四核台式机和服务器CPU的具体计划。他们会将两个双内核裸片置于一个多芯片模块中。该方法有助于英特尔迅速占领市场，同时还能够节省进行全新芯片设计所需的成本。但是，这样做限制了性能增加，特别是当一个内核需要通过片外独立内存控制器对另一个裸片上的内核进行访问时。 AMD的多内核拥有三个cHT互连及一个片上内存控制器，所以全部四个内核可以彼此对话而无需借助片外资源。 在论坛上的媒体提问环节，英特尔CEO Paul Otellini严厉谴责了一份质疑英特尔方法的报告。“我们最初的四核CPU是多芯片模块，但这有什么？那些对我们提出质疑的人是在误导市场，你认为用户会在意芯片内封装的到底是什么吗？”Otellini表示，“用户只看重芯片的交付性能。” Insight 64研究公司的分析师Nathan Brookwood认为，从性能上来衡量的话，AMD的方法优于英特尔的模块法，但是还没有到使英特尔望尘莫及的地步。 最终结果即将揭晓 事实就是，两家公司各自的架构正在走向死胡同，两者目前都在实验室努力研究新型架构，以帮助他们在未来实现8、16、32甚至更多内核。如果他们要取得成功的话，还需要赢得业界对其多内核计划的巨大支持。 英特尔称其正在开发一个名为Nehalem的CPU微架构，主要针对45nm工艺。该架构首先会于2007年下半年在两家晶圆厂投产，随后2008年在第三家晶圆厂投产。“在45nm时代，我希望我们拥有单片的四核设计。之后，我们会重新审视未来要做的工作。”英特尔公司台式机平台主管Stephen Smith说。 看上去英特尔可能试图借提供Nehalem片上多核架构的机会超越AMD，Nehalem包含了至少八个内核，而且有可能会更多。但是Insight64的Brookwood指出，英特尔可能在2008年中期以前都不会推出Nehalem芯片，因为通常在向一个新设计转移之前，英特尔都会利用已有架构对新制程进行调试。 英特尔针对Nehalem可能有一个更为激进的计划。英特尔微处理器实验室主管Joseph Schutz表示，该公司的研究人员正在就100多项有关32或更多内核的CPU项目展开工作，而且他们将目标锁定在45nm工艺。 英特尔CTO Justin Rattner披露，该公司的万亿次计算(Terascale Computing)研究项目目前已经开发出80核处理器，将作为未来多内核互连结构的实验品。其Polaris原型采用一款高度简化的non-X86内核产生流量，并被用于在相当于普通32位的互连结构上测试多个参数。 “它是针对全指令设计的测试芯片，可以对进行研究的任何情况进行测试。”Schutz介绍。 英特尔计划在明年2月举行的国际晶体管电路讨论会(ISSCC)上发表一篇有关Polaris互连的论文，不过目前论文内容仍然保密。 我们可以预想，Geneseo向Express的扩展使其有可能在2008年中的某个时候推出相关产品，那个时候大约正是Nehalem面市的时间。接下来，被称为Gesiter的架构极可能引出一个更具竞争力的多内核架构，并将采用Geneseo中的某些结构在英特尔的32nm芯片中一展身手。 向行业先驱学习 嵌入式领域有大批多内核先驱案例，可供英特尔和AMD学习。初创的C-Port公司在1999年曾经宣布，其研发了一款集成17个RISC内核的网络处理器。从那以后，数家公司开始进行多内核研究，一些公司也曾在一个裸片上封装了100个以上的内核。虽然大部分产品是基于定制的互联结构，但是一些公司已经制造了基于ARM Amba AHB总线的多内核ARM芯片。 Linley集团首席市场分析师Linley Gwennap表示，宽且快速的总线是处理由多内核和共享缓存产生阻塞的关键。Raza Microelectronics公司(RMI)最近推出一款八核嵌入式处理器，就采用了宽的快速数据链和分立的信息传递总线。而其他公司，以初创公司Ambric为例，还推出了基于内核矩阵的高密度架构，这些内核可以与其最近的相邻内核通讯，而且每个内核都有消息路由功能。 英特尔的Schutz说，他预见将出现一种采用高度流水线X86内核的架构，并融合本地和共享缓存。据他称，他的团队已经开发出几种用于多内核芯片的先进连接，包括缓存改进、硬件线程调度以及新指令。 “我们将这些技术中的一部分转移到产品团队。”在IDF上一位英特尔的发言人表示。 该团队目前还在开发一种数据并行编程方法，其内容即将在一篇随后发表的论文中公开，该方法允许编译器处理线程问题。该发言人认为，此项技术让程序员对多内核CPU有了更高层次的认识。
| 
提升卡
变色卡
千斤顶
