社区首页
★ 社区积分制度 ★ 新手必读 ★ 申请版主★
 

论坛

切换旧版
返回列表 发新帖 回复
阅 3108|回 4
eeleader-mcu

569

帖子

0

TA的资源

一粒金砂（高级）
楼主
发表于2010-10-11 08:37 只看该作者
 

小题目求助 [复制链接]

如何检测24位数中连续0的最大个数?

 

要求： 用组合逻辑实现，而且是VERILOG

 

 

如何, 检测, 而且
此帖出自FPGA/CPLD论坛

最新回复

ming1005
如果是并行的，先串化，变成串行数据，然后检测下降沿开始计数，上升沿的时候吧计数读出来计数器清零，然后把计数比较就可以了，如果是altra公司的会有现成的比较数值的模块的。不知道这么说你明白不？  详情 回复 发表于 2010-10-11 11:53
点赞 关注
 
FPGA论坛  CPLD论坛  FPGA教程
回复
举报
andyandy

73

帖子

0

TA的资源

一粒金砂（初级）
沙发
发表于2010-10-11 10:36 只看该作者
 

好题目！

很值得做！
此帖出自FPGA/CPLD论坛
 
 
FPGA培训  FPGA设计  verilog教程
回复
举报
chinatiger11

115

帖子

0

TA的资源

一粒金砂（中级）
板凳
发表于2010-10-11 11:21 只看该作者
 

回复 楼主 eeleader-mcu 的帖子

用状态机实现倒是很简单，组合逻辑比较麻烦

[ 本帖最后由 chinatiger11 于 2010-10-11 11:22 编辑 ]
此帖出自FPGA/CPLD论坛
个人签名心寂寂，念休休，沉沙无意却成洲，一生治学当如此，只计耕耘莫问收。
 
 
 
回复
举报
ming1005

531

帖子

0

TA的资源

一粒金砂（高级）
4楼
发表于2010-10-11 11:47 只看该作者
 

挺简单的啊，这个不难

[ 本帖最后由 ming1005 于 2010-10-11 11:49 编辑 ]
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
ming1005

531

帖子

0

TA的资源

一粒金砂（高级）
5楼
发表于2010-10-11 11:53 只看该作者
 
如果是并行的，先串化，变成串行数据，然后检测下降沿开始计数，上升沿的时候吧计数读出来计数器清零，然后把计数比较就可以了，如果是altra公司的会有现成的比较数值的模块的。不知道这么说你明白不？
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
返回列表 发新帖 回复
您需要登录后才可以回帖 登录 | 注册

活动 更多>>
开源项目 更多>>
随便看看
查找数据手册?
搜索

EEWorld Datasheet 技术支持

热门标签
相关文章 更多>>
新帖速递
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关： 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

用户热搜：

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表