先上传一篇FPGA－TFT的论文

lrz123

先上传一篇FPGA－TFT的论文 [复制链接]

TFT控制器还没有弄好，还有我们板上用的SRAM是用的70NS的芯片，感觉难满足要求，希望大家对这个TFT控制器提些建议！

FLT9006

你发的材料我看了一下,其框架和我设想的差不多.
关于速度的问题,我之前设想了一下:
LCD屏的最大并行写入速度是6.4M.RAM的最大速度是14M左右(70ns).
按我原来的设想,对LCD分三个层,则写入时钟速度是6.4M/3,刷一屏要408*262时钟,实际刷新率20Hz,可以达到要求.
所以对于RAM的操作我设计是这样:
RAM的时钟是12.8M,其中,一半的时间用于存,即是将经过控制器的数据存到RAM;一半的用于取,即是用RAM的数据对LCD刷新.因此存和取的速率都是6.4Mbyte/s.LCD设计是分三个层的,并且可以能过控制器设定每层的显和隐,以及层与层之间的与\或\异或等关系.因此实际是从RAM中取三个数据(对应LCD上三个层的相同座标点的三个数据),经过运算后得到一个数据,送到LCD中.

附件是我之前写的代码,对RAM读出的数据进行处理后送到LCD上的部分
层参数(LAY_prm[7:0])第6/5/4位的0/1分别控制0/1/2层的隐/显,第2位的0/1控制0/1层之间的或/与关系,第1/0位00/01/10/11是0/1层的运算结果与2层的关系(或/与/异或/同或),简式:Y=(0[A]1)[B]2  [A][B]为逻辑关系,A由第2位控制,B由1/0位控制 

FLT9006

控制器需要的功能:

1,并行时序,最好是8080,分配8位的地址和8位的数据

2,点写入,速度越快越好,最好是两个数据确定一个点

3,字节写入,地址最好能自加

4,写入地址控制

5,层参数设定

下面是我之前设计的命令表

LCD的X地址是9位(0~319),Y地址是8位(0~239),以左上角为原点(0,0)

[ 本帖最后由 FLT9006 于 2010-10-7 17:34 编辑 ]

mr.king

我只知道不带控制器的800*480点时钟大约30M，480*262不会那样慢吧，我觉得应当换10ns的SRAM

FLT9006

换10ns也不用,320*240的总点数只有800*480的1/5,所以时钟是1/5左右也正常,用6.4M刷新率也可以达到60HZ了

SED1335控制640*200的单色屏RAM还用120ns的呢

[ 本帖最后由 FLT9006 于 2010-10-8 07:27 编辑 ]

lrz123

能不能够画下波形图？把时序标出来？

FLT9006

文档里有啊
RAR里的图片是我截的,认为是主要的部分
里面的.V文件是以前写的一个12864的扫描部分,时序是差不多的

lrz123

我不是说LCD驱动信号的时序图，我意思是读写SRAM同时刷屏的这一部分时序图！

FLT9006

用某个时钟做读写信号,读一个数据写一个数据,

lrz123

原帖由 FLT9006 于 2010-10-12 07:25 发表 用某个时钟做读写信号,读一个数据写一个数据,

关键是这样的话SRAM速度慢了