电子工程世界-论坛»论坛 › 电子技术交流 › FPGA/CPLD › 有关xilinx中fft ip核的scale_sch的设置问题

阅 10607|回 2

6892 帖子	0 TA的资源

五彩晶圆（高级）

楼主

发表于2010-9-16 17:51 只看该作者

有关xilinx中fft ip核的scale_sch的设置问题 [复制链接]

大家好，我现在在做2048个点的fft，其中用到了缩减位scale_sch，位宽是12位。如果我要缩减2^9，也就是缩减512倍，仿真的时候发现如果scale_sch赋值为12'b001010101001时，结果就正确，但是赋值为12'b011010101000时结果就不对，这是为什么呢？scale_sch的赋值有什么要求吗？

512

此帖出自FPGA/CPLD论坛

点评

hy_ever

你好，请问你的这个问题解决了吗？我也遇到同样的问题了~~ 详情回复发表于 2013-11-26 13:32

点赞关注

个人签名一个为理想不懈前进的人，一个永不言败人！
http://shop57496282.taobao.com/
欢迎光临网上店铺！

FPGA论坛 CPLD论坛 FPGA教程

eeleader-mcu

569 帖子	0 TA的资源

一粒金砂（高级）

沙发

发表于2010-9-23 15:29 只看该作者

这个需要好好看看FFT 的IP 核了关于SCALE_SCH设置了。否则问题不好解决。其实这种问题解决，需要反复测试，可以用调用MODEISM在顶层对这个IP CORE 仿真。

此帖出自FPGA/CPLD论坛

FPGA培训 FPGA设计 verilog教程

hy_ever

35 帖子	0 TA的资源

一粒金砂（中级）

板凳

发表于2013-11-26 13:32 只看该作者

回复楼主eeleader 的帖子

你好，请问你的这个问题解决了吗？我也遇到同样的问题了~~

此帖出自FPGA/CPLD论坛

返回列表发新帖回复

活动更多>>

开源项目更多>>

随便看看

跪求各位高手Simulink环境中FFT IP核系统实现的问题！
[align=left][size=5][attach]93081[/attach][/align]各位高手，现在本人在做的任务是，在Matlab/Simulink环境中，加载Altera的DSPBuilder库文件，对FFTIP_Core进行测试，经过多天努力，结果一直不正确，肯定各位高手给予指点，不甚感激！！！1>感觉使能信号 ...
Xilinx VHDL模型IP核在Modelsim中的功能仿真问题及解决方法
Xilinx的某些IP核只提供VHDL的behavior模型，这种情况下，如果在ISE里设置的preferredlanguage为verilog，那么进行功能仿真时会遇到错误，提示相关的实体找不到。Can'tfindmodule/primate"xxx".例如，调用了复数乘法器CMPLY_V2.1时，在ISE里调用Modelsim进行 ...
打开BOSS一看，推一大堆深圳的职位
今晚闲着无事，无意间打开BOSS直聘看了一下。明明选了广州的，但是BOSS推荐的广州职位基本上都很鸡肋，反而推送了不少深圳地区的职位过来。难道说广州的电子产业已经快要消亡了？还是说单纯只是年末了，所以招人的公司少。但是，不管怎么说，想要跳槽而且想找 ...
delphi 多格式图像显示
两位595驱动8位共阴极数码管的程序问题
Proteus仿真cpu过载
二选一开关
EEWORLD大学堂----2014 Altera SoC合作伙伴研讨会
st7单片机
开关电源中高频磁性元件设计常见错误概念辨析