3459|1

198

帖子

0

TA的资源

纯净的硅(初级)

楼主
 

求助关于顶层文件 [复制链接]

写了一个顶层文件,如下
entity top is
    Port ( CLK : in  STD_LOGIC;
           RX : in  STD_LOGIC;
           rst : in  STD_LOGIC;
           GPIO : inout  STD_LOGIC_VECTOR (0 downto 0);
           TX : out  STD_LOGIC;
     INT : out STD_LOGIC_VECTOR (0 downto 0));
end top;
architecture Behavioral of top is
signal S_gpio :std_logic_vector(0 downto 0);
COMPONENT system
PORT(
fpga_0_RS232_RX_pin : IN std_logic;
fpga_0_clk_1_sys_clk_pin : IN std_logic;
fpga_0_rst_1_sys_rst_pin : IN std_logic;   
fpga_0_Generic_GPIO_GPIO_IO_pin : INOUT std_logic_vector(0 to 0);      
fpga_0_RS232_TX_pin : OUT std_logic
);
END COMPONENT;
COMPONENT test21
PORT(
clk : IN std_logic;         
INT1 : OUT std_logic_vector(0 to 0);
INT2 : OUT std_logic_vector(0 to 0)
);
END COMPONENT;


begin
Inst_system: system PORT MAP(
  fpga_0_RS232_RX_pin => RX,
  fpga_0_RS232_TX_pin => TX,
  fpga_0_Generic_GPIO_GPIO_IO_pin => S_gpio,
  fpga_0_clk_1_sys_clk_pin => clk,
  fpga_0_rst_1_sys_rst_pin => rst
);
Inst_test21: test21 PORT MAP(
  clk => clk,
  INT1 => INT,
  INT2 => S_gpio
);
end Behavioral;


综合时发现错误
ERROR:Xst:528 - Multi-source in Unit <top> on signal <S_gpio>; this signal is connected to multiple drivers.
此帖出自FPGA/CPLD论坛
点赞 关注
 

回复
举报

198

帖子

0

TA的资源

纯净的硅(初级)

沙发
 
另外用edk搭建的系统能够用原理图么?
还是觉得原理图方便许多,呵呵
此帖出自FPGA/CPLD论坛
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/8 下一条
ADI &文晔 探索季第一站,邀您在活动帖跟帖,ADI资深工程师将与您一道寻求解决之道! ...
春晚,最出圈当属穿着棉马甲跳秧歌的机器人”秧Bot”。
转手绢、飞手绢、变换队形,精准度和稳定性甚至超越人类,这背后少不了电机控制技术。

查看 »

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表